JPH0414907B2 - - Google Patents
Info
- Publication number
- JPH0414907B2 JPH0414907B2 JP27452784A JP27452784A JPH0414907B2 JP H0414907 B2 JPH0414907 B2 JP H0414907B2 JP 27452784 A JP27452784 A JP 27452784A JP 27452784 A JP27452784 A JP 27452784A JP H0414907 B2 JPH0414907 B2 JP H0414907B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- digital
- analog
- synchronization signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデイジタル交換器のトランク等、アナ
ログデイジタル変換回路、デイジタルアナログ変
換回路またはそれらの双方を有する回線装置にか
かり、かかる回線が使用中であるかないかを表示
する装置に関するものである。
ログデイジタル変換回路、デイジタルアナログ変
換回路またはそれらの双方を有する回線装置にか
かり、かかる回線が使用中であるかないかを表示
する装置に関するものである。
このような回線使用中の表示方法としては従来
使用中表示用のレジスタを別個に設けていた。こ
れを第２図に示す。
使用中表示用のレジスタを別個に設けていた。こ
れを第２図に示す。
第２図においてアナログ・デイジタル変換回路
１１はアナログ入力信号線ａのアナログ信号をデ
イジタル信号に変換しデイジタル出力信号線ｂに
送出し、デイジタル・アナログ変換回路１２はデ
イジタル入力信号線ｃのデイジタル信号をアナロ
グ信号に変換しアナログ信号出力線ｄに送出する
回路でありこれらの変換動作は同期信号発生回路
１４で作られ同期信号制御ゲート１３で制御され
た同期信号に同期して行われる。
１１はアナログ入力信号線ａのアナログ信号をデ
イジタル信号に変換しデイジタル出力信号線ｂに
送出し、デイジタル・アナログ変換回路１２はデ
イジタル入力信号線ｃのデイジタル信号をアナロ
グ信号に変換しアナログ信号出力線ｄに送出する
回路でありこれらの変換動作は同期信号発生回路
１４で作られ同期信号制御ゲート１３で制御され
た同期信号に同期して行われる。
一方において回線制御回路１６はその制御情報
および書込情報によつて選択回路１９ａ，１９ｂ
を介して同期信号制御情情報を同期信号制御レジ
スタ１５に蓄え、同期信号制御ゲート１３は回線
制御回路１６からの制御によつて同期信号制御レ
ジスタ１５に蓄えられた同期信号制御情情報に従
つてアナログ・デイジタル変換回路１１およびデ
イジタル・アナログ変換回路１２への同期信号の
送出・停止を行う。
および書込情報によつて選択回路１９ａ，１９ｂ
を介して同期信号制御情情報を同期信号制御レジ
スタ１５に蓄え、同期信号制御ゲート１３は回線
制御回路１６からの制御によつて同期信号制御レ
ジスタ１５に蓄えられた同期信号制御情情報に従
つてアナログ・デイジタル変換回路１１およびデ
イジタル・アナログ変換回路１２への同期信号の
送出・停止を行う。
一方において、回線の使用状態の表示は回線制
御回路１６からの制御によつて使用状態表示制御
レジスタ１７に蓄えられた使用状態表示情報に従
つて使用状態表示回路１８で行う。
御回路１６からの制御によつて使用状態表示制御
レジスタ１７に蓄えられた使用状態表示情報に従
つて使用状態表示回路１８で行う。
かくの如く従来の回線使用中表示においては使
用中表示用のレジスタすなわち回線使用状態表示
用レジスタを別個に設けていたがこの場合表示専
用のレジスタを必要とし且つ選択回路を余分に必
要とし回線構成が複雑となる。
用中表示用のレジスタすなわち回線使用状態表示
用レジスタを別個に設けていたがこの場合表示専
用のレジスタを必要とし且つ選択回路を余分に必
要とし回線構成が複雑となる。
本発明は上記問題点を解消した構成の簡単な回
線使用中表示方式を提供することにありその手段
はアナログデイジタル変換またはデイジタルアナ
ログ変換またはその双方の機能を有する回線装置
をそなえ、その回線が使用中であるかないかを表
示する方式において、前記アナログデイジタル変
換またはデイジタルアナログ変換またはその双方
を行うための同期信号の送出・停止を制御するレ
ジスタの出力をこの回線装置のデイジタル回線あ
るいはアナログ回線の使用中であるかないかを表
示する信号として使用する回線使用中表示方式に
よつてなされる。
線使用中表示方式を提供することにありその手段
はアナログデイジタル変換またはデイジタルアナ
ログ変換またはその双方の機能を有する回線装置
をそなえ、その回線が使用中であるかないかを表
示する方式において、前記アナログデイジタル変
換またはデイジタルアナログ変換またはその双方
を行うための同期信号の送出・停止を制御するレ
ジスタの出力をこの回線装置のデイジタル回線あ
るいはアナログ回線の使用中であるかないかを表
示する信号として使用する回線使用中表示方式に
よつてなされる。
本発明はアナログ・デイジタル変換回路および
デイジタル・アナログ変換回路にアナログ・デイ
ジタル変換およびデイジタル・アナログ変換のた
めの同期信号を与えない場合にアナログデイジタ
ル変換およびデイジタルアナログ変換を行わない
性質を利用し、この同期信号の送出・停止を制御
するレジスタの出力を回線の使用中表示の信号と
して利用し、使用中表示専用のレジスタを削減し
たものである。
デイジタル・アナログ変換回路にアナログ・デイ
ジタル変換およびデイジタル・アナログ変換のた
めの同期信号を与えない場合にアナログデイジタ
ル変換およびデイジタルアナログ変換を行わない
性質を利用し、この同期信号の送出・停止を制御
するレジスタの出力を回線の使用中表示の信号と
して利用し、使用中表示専用のレジスタを削減し
たものである。
以下図面を参照して本発明の実施例を詳細に説
明する。
明する。
第１図に本発明の方式のブロツク図を示し、第
１図において１はアナログデイジタル変換回路、
２はデイジタルアナログ変換回路を示し、その動
作は第１図におけるアナログデイジタル変換回路
１１およびデイジタルアナログ変換回路１２に同
じである。なお第１図において、３は同期信号制
御ゲート、４は同期信号発生器、５は同期信号制
御レジスタ、６は回線制御回路、７は表示回路で
あつて、これらの素子は第２図における従来技術
のものと同じである。
１図において１はアナログデイジタル変換回路、
２はデイジタルアナログ変換回路を示し、その動
作は第１図におけるアナログデイジタル変換回路
１１およびデイジタルアナログ変換回路１２に同
じである。なお第１図において、３は同期信号制
御ゲート、４は同期信号発生器、５は同期信号制
御レジスタ、６は回線制御回路、７は表示回路で
あつて、これらの素子は第２図における従来技術
のものと同じである。
しかしここにおいて本発明の特徴とするところ
は回線制御回路６によつて制御される同期信号制
御レジスタ５の同期信号制御情報に従つて使用状
態表示回路を制御する。
は回線制御回路６によつて制御される同期信号制
御レジスタ５の同期信号制御情報に従つて使用状
態表示回路を制御する。
第１図および第３図にて本発明の動作例を示
す。
す。
回線が空きの状態においては、同期信号制御レ
ジスタ５の出力は０が出力されており、これによ
つて同期信号制御ゲート３は同期信号発生器４か
らの同期信号の出力を停止するため、アナログデ
イジタル変換回路１およびデイジタルアナログ変
換回路２は変換動作を行わない。また、表示回路
７も、同期信号制御レジスタ５の出力が０である
ため滅火しており空きの状態を表示している。
ジスタ５の出力は０が出力されており、これによ
つて同期信号制御ゲート３は同期信号発生器４か
らの同期信号の出力を停止するため、アナログデ
イジタル変換回路１およびデイジタルアナログ変
換回路２は変換動作を行わない。また、表示回路
７も、同期信号制御レジスタ５の出力が０である
ため滅火しており空きの状態を表示している。
回線が使用中になると回線制御回路６は同期信
号制御レジスタ５の出力が１となるよう情報を書
き込む。これによつて同期信号制御ゲート３は同
期信号発生器４からの同期信号を出力するため、
アナログデイジタル変換回路１およびデイジタル
アナログ変換回路２はそれぞれ変換動作を行う。
また、表示回路７も、同期信号制御レジスタ５の
出力が１であるため点灯し、使用中の状態を表示
する。
号制御レジスタ５の出力が１となるよう情報を書
き込む。これによつて同期信号制御ゲート３は同
期信号発生器４からの同期信号を出力するため、
アナログデイジタル変換回路１およびデイジタル
アナログ変換回路２はそれぞれ変換動作を行う。
また、表示回路７も、同期信号制御レジスタ５の
出力が１であるため点灯し、使用中の状態を表示
する。
再び回線が空きになると回線制御回路６は同期
信号制御レジスタ５の出力が０となるよう情報を
書き込むため上記の空きと同じ状態になる。
信号制御レジスタ５の出力が０となるよう情報を
書き込むため上記の空きと同じ状態になる。
以上詳細に述べたごとく本発明によれば使用状
態表示制御レジスタ７を削除する事が可能となり
これは回線数が多くなる程、その削除による物理
的量が大幅に減少しレジスタの数の削減効果が大
となり、製品の低価格化にあたり本発明の効果は
大である。
態表示制御レジスタ７を削除する事が可能となり
これは回線数が多くなる程、その削除による物理
的量が大幅に減少しレジスタの数の削減効果が大
となり、製品の低価格化にあたり本発明の効果は
大である。
第１図は本発明にかゝる回線使用中方式の１実
施例を示すブロツク図、第２図は従来の方式の１
例を示すブロツク図、第３図は第１図の動作を説
明する動作説明図である。 図中１はアナログデイジタル変換回路、２はデ
イジタルアナログ変換回路、３は同期信号制御ゲ
ート、４は同期信号発生器、５は同期信号制御レ
ジスタ、６は回線制御回路、７は表示回路をそれ
ぞれ示す。
施例を示すブロツク図、第２図は従来の方式の１
例を示すブロツク図、第３図は第１図の動作を説
明する動作説明図である。 図中１はアナログデイジタル変換回路、２はデ
イジタルアナログ変換回路、３は同期信号制御ゲ
ート、４は同期信号発生器、５は同期信号制御レ
ジスタ、６は回線制御回路、７は表示回路をそれ
ぞれ示す。
Claims (1)
- １ アナログデイジタル変換またはデイジタルア
ナログ変換またはその双方の機能を有する回線装
置をそなえ、その回線が使用中であるかないかを
表示する方式において、前記アナログデイジタル
変換またはデイジタルアナログ変換またはその双
方を行うための同期信号の送出・停止を制御する
レジスタの出力をこの回線装置のデイジタル回線
あるいはアナログ回線の使用中であるかないかを
表示する信号として使用することを特徴とする回
線使用中表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27452784A JPS61156960A (ja) | 1984-12-28 | 1984-12-28 | 回線使用中表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27452784A JPS61156960A (ja) | 1984-12-28 | 1984-12-28 | 回線使用中表示方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61156960A JPS61156960A (ja) | 1986-07-16 |
| JPH0414907B2 true JPH0414907B2 (ja) | 1992-03-16 |
Family
ID=17542947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27452784A Granted JPS61156960A (ja) | 1984-12-28 | 1984-12-28 | 回線使用中表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61156960A (ja) |
-
1984
- 1984-12-28 JP JP27452784A patent/JPS61156960A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61156960A (ja) | 1986-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4346439A (en) | Direct memory access of a main memory by an input/output device using a table in main memory | |
| US3662346A (en) | Information output system | |
| JPS55146535A (en) | Information input system | |
| JPS61156960A (ja) | 回線使用中表示方式 | |
| JPS5781785A (en) | Equipment for making hard copy from crt picture | |
| JPS5893097A (ja) | 色切換回路 | |
| JPS62239672A (ja) | 表示方法 | |
| GB1487706A (en) | Data storage arrangement for buffering asynchronous input and output data streams | |
| JPS5739439A (en) | Input-output controller | |
| JPS54142937A (en) | Falut diagnosis system for display unit | |
| JPS63175888A (ja) | 表示装置 | |
| JPS5850090B2 (ja) | 電力系統集中制御用画面表示制御方法 | |
| JPS61240761A (ja) | 画面メモリ制御装置 | |
| JPS6126087B2 (ja) | ||
| SU1589309A1 (ru) | Устройство дл формировани маркера | |
| SU1161986A1 (ru) | Устройство дл вывода графической информации | |
| JPS6431216A (en) | Keyboard sharing system | |
| JPS6180292A (ja) | 表示装置の制御方式 | |
| JPS63243991A (ja) | グラフイツクデイスプレイ装置 | |
| JPH01173124A (ja) | 画像表示方法 | |
| JPS61130992A (ja) | 論理動作表示装置 | |
| KR19980076308A (ko) | 그래픽 데이터 및 비디오 데이터 표시장치 | |
| JPH03265387A (ja) | Ｐｏｓ端末装置 | |
| JPS63153586A (ja) | 画像表示装置 | |
| JPS63305387A (ja) | カラ−グラフイツクデイスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |