JPH04149896A - Ｒａｍのデータ書き込み制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ＲＡＭのデータ書き込み制御方法に関し、指定されたア
ドレスの任意のビットのみにデータを書き込むことので
きるＲＡＭのデータ書き込み制御方法を提供することを
目的とし、書き込み、読み出しアドレスを発生するアド
レス発生手段と、書き込みデータを選択するデータ制御
手段とを備え、データ制御手段でＲＡＭから読み出した
データか、新しい書き込みデータの何れかを選択してＲ
ＡＭにデータを書き込むことにより、任意のビットのみ
のデータ書き込みを行うように構成する。

〔産業上の利用分野〕

本発明は、ＲＡＭのデータ書き込み制御方法に関する。

ＲＡＭ（Ｒａｎｄｏｍ　　Ａｃｃｅｓｓ　　Ｍｅｍｏｒ
ｙ）は電子機器、通信機器に広く採用されている随時読
み出し書き込み可能な記憶素子である。

近年、電子機器、通信機器の機能の高度化に伴い機器に
必要とする記憶容量も大きくなり、ＲＡＭの使用個数も
増加してきている。

かかる電子機器、通信機器の小型化、低消費電力化、信
頼度の向上が要求されており、このためＲＡＭの使用数
も最小限に抑えることが必要である。

〔従来の技術〕

第４図は従来例を説明する図、第５図はＲＡＭへの書き
込みデータの例を説明する図を示す。

第４図に示す従来例の１１〜ＩｎはＲＡＭであり、２２
はアドレスカウンタである。

図のＲＡＭは１つのアドレスでｎビット（例えば８ビツ
ト）のデータを書き込むことができるものとする。

第５図に示すように、アドレス「ｉ」の第１ビツトにデ
ータＡを書き込み、アドレス「ｊ」の第２ビツトにデー
タＢを書き込み、アドレス「ｋＪの第３ビツトにデータ
Ｃを書き込み、データを書き込む以外のビットのデータ
は前の状態を保つ場合、第４図においては、ビット毎に
ＲＡＭ１１〜１ｎを設け、最初のＲＡＭＩＩのアドレス
「ｉ」に第１ビツトにデータ八を書き込み、２番目のＲ
ＡＭ１２にアドレス「ｊＪの第２のビットにデータＢを
書き込み、以下同様に第ｎビットのデータはＲＡＭＩｎ
に書き込むように構成している。

〔発明が解決しようとする課題〕

上述の従来例の如く、例えば１つのＲＡＭＩＩのアドレ
ス「ｉ」の第１ビツトにデータＡのみを書き込み、アド
レス「ｊ」の第２ビツトにデータＢのみを書き込み、ア
ドレス「ｋＪの第３ビツトにデータＣのみを書き込むよ
うに、各アドレスの異なるビット番号にデータを書き込
もうとしても１つのＲＡＭに対しては、１つのライトイ
ネーブルＷＥＬか存在しないのでビット毎に独立してデ
ータを書き込むことが不可能である。（書き込みたいビ
ット以外のデータも書き換えられてしまう）。

したがって、ビットの数ｎだけＲＡＭ１１〜１ｎが必要
となり、装置の設置スペース、消費電力が大きくなる。

そこで、データを書き込むビット番号が異なっていても
、１つのライトイネーブルＷＥの制御で１つのＲＡＭの
任意のビットにデータを書き込むことにより、ＲＡＭの
使用個数を少なくする。

本発明は、指定されたアドレスの任意のビットのみにデ
ータを書き込むことのできるＲＡＭのデータ書き込み制
御方法を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す本発明の原理ブロック図中のｌＯは、デー
タの書き込み、読み出しを行うＲＡＭであり、２０は書
き込み、読み出しアドレスを発生するアドレス発生手段
であり、３０は書き込みデータを選択するデータ制御手
段であり、データ制御手段３０でＲＡＭｌ０から読み出
したデータか、新しい書き込みデータの何れかを選択し
てＲＡＭｌ０にデータを書き込むことにより本課題を解
決するための手段とする。

〔作　用〕

ＲＡＭｌ０の指定されたアドレスの任意のビットのデー
タのみを書き換えるとき、１つのアドレスを２つに分け
て、読み出し／書き込みサイクルを設け、指定されたア
ドレスの全ビットのデータを読み出した後にデータの書
き込みを行う。

このとき、データ制御手段３０により新しいデータを書
き込むビットには、新しいデータを選択し、新しいデー
タを書き込まないビットには同じビットから読み出した
旧データを選択しＲＡＭ１０への書き込みデータとする
。

したがって、ＲＡＭｌ０の指定されたアドレスの任意の
ビットへのデータ書き込み制御を、１つのライトイネー
ブルＷＥの制御で行うことか可能となる。

〔実施例〕

以下本発明の要旨を第２図、第３図に示す実施例により
具体的に説明する。

第２図は本発明の詳細な説明する図、第３図は本発明の
実施例のタイムチャートを説明する図をそれぞれ示す。

なお、全図を通じて同一符号は同一対象物を示す。

第２図に示す本発明の実施例は、データの書き込み、読
み出しを行うＲＡＭｌ０、 ビット毎の書き込みデータを選択する選択信号を発生す
る制御部２１と、制御部２１からの指示によりアドレス
を発生するアドレスカウンタ２２、ＲＡＭｌ０から読み
出したデータをラッチするラッチ回路３０Ａと、ビット
毎の書き込みデータとして、新しい書き込みデータまた
は読み出してきたデータを選択するセレクタ（図中ＳＥ
Ｌと示す）３１〜３ｎから構成した例である。

第３図のタイムチャートにより動作を説明する。

■　データの読み出し、書き込みを行うアドレスである
。

■　ライトイネーブルＷＥである。

■〜■　新しい書き込みデータを示す。

第１ビツトのデータ、第２ビツトのデータ、第３ビツト
のデータをそれぞれ■、■、■とじて示す。

また網かけの部分のデータのみを新しいデータとしてＲ
ＡＭｌ０に書き込む。

■〜■　ＲＡＭｌ０より読み出した、第１ビツトのデー
タ、第２ビツトのデータ、第３ビツトのデータである。

■〜■　セレクタ３１〜３ｎにより選択した書き込みデ
ータである。

ここでは、アドレス「１」の第１ビツト、第２ビツトで
は、外部からの新書き込みデータを選択して出力し、第
３ビツトではＲＡＭｌ０から読み出してラッチ回路３０
Ａでラッチした旧データを選択して送出する。

アドレス「２」以下も同様な動作を行い、■〜■の網か
けした部分のデータを新しいデータとして書き込み、網
かけしていない部分は、ＲＡＭ１０から読み出したデー
タをそのまま書き込む。

以上のように構成することにより、従来例に比較して、
書き込むデータがｎビットのとき、使用するＲＡＭの個
数を１　／　ｎにすることが可能となる。

〔発明の効果〕

以上のような本発明によれば、１つのライトイネーブル
ＷＥの制御で、指定のアドレスの任意のビットのデータ
のみを独立に書き換えことにより、使用するＲＡＭの個
数を少なくすることのできるＲＡＭのデータ書き込み制
御方法を提供することができる。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明する図、 第３図は本発明の実施例のタイムチャートを説明する図
、 第４図は従来例を説明する図、 第５図はＲＡＭへの書き込みデータの例を説明する図、 をそれぞれ示す。 図において、 １０．１１〜１ｎはＲＡＭ。 ２０はアドレス発生手段、 ２１は制御部、 ２２はアドレスカウンタ、 ３０はデータ制御手段、 ３０Ａはラッチ回路、 ３１〜３ｎはセレクタ、 をそれぞれ示す。 本発明の詳細な説明するブロック図 第 図 本発明の実施例のタイムチャートを説明する図第３図 第 図

Claims (1)

1. 【特許請求の範囲】 ＲＡＭ（１０）のデータ書き込み制御方法であって、 書き込み、読み出しアドレスを発生するアドレス発生手
   段（２０）と、 書き込みデータを選択するデータ制御手段（３０）とを
   備え、 前記データ制御手段（３０）で前記ＲＡＭ（１０）から
   読み出したデータか、新しい書き込みデータの何れかを
   選択して前記ＲＡＭ（１０）にデータを書き込むことに
   より、任意のビットのみのデータ書き込みを行うことを
   特徴とするＲＡＭのデータ書き込み制御方法。