JPH04150618A - Ad変換装置 - Google Patents
Ad変換装置Info
- Publication number
- JPH04150618A JPH04150618A JP27331290A JP27331290A JPH04150618A JP H04150618 A JPH04150618 A JP H04150618A JP 27331290 A JP27331290 A JP 27331290A JP 27331290 A JP27331290 A JP 27331290A JP H04150618 A JPH04150618 A JP H04150618A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- comparator
- reference voltage
- wiring pattern
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高分解能の並列比較型AD変換装置に関するも
のである。
のである。
並列比較型AD変換器は、入力電圧と基準電圧とを比較
する比較器を複数並列に配置する構成を採っており、逐
次比較型、積分型に比較して高速性に優れている。各比
較器に与えられる基準電圧は、比較器列に並行して設け
られている一定幅の配線パターンで作り出される。
する比較器を複数並列に配置する構成を採っており、逐
次比較型、積分型に比較して高速性に優れている。各比
較器に与えられる基準電圧は、比較器列に並行して設け
られている一定幅の配線パターンで作り出される。
しかし、並列比較型AD変換器はビット数が多くなるに
従い、比較器の数も多くなり、全ての比較器と配線パタ
ーンとを一直線上に配置することが困難である。そのた
め、ある一定数の比較器とこれに対応する基準電圧を発
生させるための配線パターンとを一直線上に配列した比
較器列を、複数並列させる構成を採っている。このため
、隣合う比較器列間の基準電圧発生用配線パターンを結
ぶ折り返し配線が必要となる。
従い、比較器の数も多くなり、全ての比較器と配線パタ
ーンとを一直線上に配置することが困難である。そのた
め、ある一定数の比較器とこれに対応する基準電圧を発
生させるための配線パターンとを一直線上に配列した比
較器列を、複数並列させる構成を採っている。このため
、隣合う比較器列間の基準電圧発生用配線パターンを結
ぶ折り返し配線が必要となる。
ところで、この折り返し配線部の抵抗による電圧降下は
基準電圧値の誤差発生の原因となり、また、ビット数が
多くなるに従い、この基準電圧に求められる精度も高く
なるため、基準電圧値の誤差をより小さくする必要があ
る。従来、この折り返し配線部の電圧降下による基準電
圧値の誤差をより小さくするために、折り返し配線の幅
を配線パターンの幅より太くしたり、一定幅の複数の配
線で接続することで、折り返し配線部での抵抗値を小さ
くし、電圧降下をできるだけ小さくする方法や、折り返
し配線と基準電圧発生用配線との接続部分の幅を太くす
る等、折り返し配線部での電圧降下を量子化レベルと比
較して充分小さくする方法が採られていた。
基準電圧値の誤差発生の原因となり、また、ビット数が
多くなるに従い、この基準電圧に求められる精度も高く
なるため、基準電圧値の誤差をより小さくする必要があ
る。従来、この折り返し配線部の電圧降下による基準電
圧値の誤差をより小さくするために、折り返し配線の幅
を配線パターンの幅より太くしたり、一定幅の複数の配
線で接続することで、折り返し配線部での抵抗値を小さ
くし、電圧降下をできるだけ小さくする方法や、折り返
し配線と基準電圧発生用配線との接続部分の幅を太くす
る等、折り返し配線部での電圧降下を量子化レベルと比
較して充分小さくする方法が採られていた。
第4図に特開昭63−221641号公報に開示された
従来例を示す。比較器3に記されているOは回路の原点
を示し、△は回路が置かれている状態を示す。この○と
△で比較器列同志の配置関係を表す。
従来例を示す。比較器3に記されているOは回路の原点
を示し、△は回路が置かれている状態を示す。この○と
△で比較器列同志の配置関係を表す。
第4図では隣合う比較器列同志は点対称に配置され、ま
た折り返し配線部は、接続配線部5と並列配線部6とで
構成されている。配線パターン3における比較器基準電
圧端子間の長さをa、接続配線部5から最も近い比較器
基準電圧端子まで比較器列に並んで設けられた接続配線
4の長さをそれぞれす、cとおくと、a=b+cが成立
する。比較器列に並んで設けられた配線パターン3の幅
は一定であるから、接続配線4における電圧降下が量子
化レベルと等しくなり、この電圧降下に接続配線部5と
並列配線部6における電圧降下を加えると、折り返し部
分を挾んだ比較器基準電圧端子間の基準電圧差は、量子
化レベルより大きくなる。
た折り返し配線部は、接続配線部5と並列配線部6とで
構成されている。配線パターン3における比較器基準電
圧端子間の長さをa、接続配線部5から最も近い比較器
基準電圧端子まで比較器列に並んで設けられた接続配線
4の長さをそれぞれす、cとおくと、a=b+cが成立
する。比較器列に並んで設けられた配線パターン3の幅
は一定であるから、接続配線4における電圧降下が量子
化レベルと等しくなり、この電圧降下に接続配線部5と
並列配線部6における電圧降下を加えると、折り返し部
分を挾んだ比較器基準電圧端子間の基準電圧差は、量子
化レベルより大きくなる。
従って、基準電圧に求められる精度を満すためには、並
列配線部5と接続配線部6の電圧降下を小さくする必要
がある。
列配線部5と接続配線部6の電圧降下を小さくする必要
がある。
ビット数が多くなるに従い、要求される精度も高くなる
ため、従来の方法をビット数が多いAD変換器に採用す
ると、折り返し配線部分の抵抗を小さくするために太い
折り返し配線が必要となり、AD変換器の面積が大きく
なるという問題点があった。
ため、従来の方法をビット数が多いAD変換器に採用す
ると、折り返し配線部分の抵抗を小さくするために太い
折り返し配線が必要となり、AD変換器の面積が大きく
なるという問題点があった。
本発明の目的は、高分解能の並列比較型AD変換器に要
求される基準電圧精度を、面積を大きくすることなく確
保する手段を提供するものである。
求される基準電圧精度を、面積を大きくすることなく確
保する手段を提供するものである。
本発明は上記問題点を解決するため、比較器を互いに線
対称に配置し、比較器の基準電圧端子と基準電圧を発生
させる配線パターンとの接点を移動することで、折り返
し配線に最も近い配線パターンの電位降下を量子化レベ
ル未満とするAD変換器が提供される。
対称に配置し、比較器の基準電圧端子と基準電圧を発生
させる配線パターンとの接点を移動することで、折り返
し配線に最も近い配線パターンの電位降下を量子化レベ
ル未満とするAD変換器が提供される。
本発明によれば、第4図に示す接続配線4の抵抗による
電圧降下が量子化レベルより小さくなるので、折り返し
部分に一定の電圧降下を許容することができる。このた
め、折り返し部分の抵抗を小さくするために、配線幅を
太くする必要がなくなるので、AD変換器の面積増加を
抑えることができる。
電圧降下が量子化レベルより小さくなるので、折り返し
部分に一定の電圧降下を許容することができる。このた
め、折り返し部分の抵抗を小さくするために、配線幅を
太くする必要がなくなるので、AD変換器の面積増加を
抑えることができる。
以下、本発明AD変換装置を図示し、実施例に従って詳
細に説明する。
細に説明する。
第1図のように、並列比較方式のADCは、複数の比較
器1を並列に配置した比較器列と基準電圧を発生させる
一定幅の配線パターン3.接続配線4とで構成されてい
る。そして、2つの接続配線4の間は、接続配線部5と
並列配線部6で構成される折り返し配線で接続されてい
る。ここで、配線パターン3における比較器基準電圧端
子間の長さをa、接続配線4の長さをそれぞれす、cと
おく。
器1を並列に配置した比較器列と基準電圧を発生させる
一定幅の配線パターン3.接続配線4とで構成されてい
る。そして、2つの接続配線4の間は、接続配線部5と
並列配線部6で構成される折り返し配線で接続されてい
る。ここで、配線パターン3における比較器基準電圧端
子間の長さをa、接続配線4の長さをそれぞれす、cと
おく。
比較器列に並んで設けられた配線パターン3と接続配線
4の配線幅が等しく、また配線幅一定であることから、
a > b + cが成立すれば、長さbの接続配線4
の電圧降下と長さCの接続配線4の電圧降下を加えた値
は、配線パターン3の電圧降下より小さくなる。即ち、
配線パターン3の電圧降下とは量子化レベルのことであ
るから、長さbの接続配置4の電圧降下と長さCの接続
配線4の電圧降下を加算した電圧降下が、量子化レベル
より小さくなる。
4の配線幅が等しく、また配線幅一定であることから、
a > b + cが成立すれば、長さbの接続配線4
の電圧降下と長さCの接続配線4の電圧降下を加えた値
は、配線パターン3の電圧降下より小さくなる。即ち、
配線パターン3の電圧降下とは量子化レベルのことであ
るから、長さbの接続配置4の電圧降下と長さCの接続
配線4の電圧降下を加算した電圧降下が、量子化レベル
より小さくなる。
従って、折り返し配線を挾んだ比較器基準電圧端子間の
基準電圧差は、接続配線4の電圧降下に、折り返し配線
、すなわち、接続配線部5と並列配線部6の電圧降下分
を加えることで、量子化レベルと等しくできる。
基準電圧差は、接続配線4の電圧降下に、折り返し配線
、すなわち、接続配線部5と並列配線部6の電圧降下分
を加えることで、量子化レベルと等しくできる。
また、第1図の方法は、b#cの時だけでなく、2つの
比較器列において、2つの比較器列の接続配線4の長さ
が、b = c < a / 2となるように各各の比
較器1の基準電圧端子の形状を変更したとき、各々の比
較器1の基準電圧端子と配線パターン3とを接続する位
置が左右対称となり、a)b+Cが成立する。この一実
施例を第2図に示す。
比較器列において、2つの比較器列の接続配線4の長さ
が、b = c < a / 2となるように各各の比
較器1の基準電圧端子の形状を変更したとき、各々の比
較器1の基準電圧端子と配線パターン3とを接続する位
置が左右対称となり、a)b+Cが成立する。この一実
施例を第2図に示す。
第1図、第2図は、比較器の基準電圧端子を折り曲げる
方法であるが、これでは基準電圧端子部分で面積が増大
する。そこで、面積を増大させないために比較器列を左
右対称に配置した一実施例を第3図に示す。この実施例
は従来例の条件、すなわち2つの比較器列の内一方の比
較器列が、bくa/2またはc < a / 2のとき
のものである。
方法であるが、これでは基準電圧端子部分で面積が増大
する。そこで、面積を増大させないために比較器列を左
右対称に配置した一実施例を第3図に示す。この実施例
は従来例の条件、すなわち2つの比較器列の内一方の比
較器列が、bくa/2またはc < a / 2のとき
のものである。
本発明を第4図の従来例と比較すると、2つの比較器列
が左右対称、すなわちb=eでa :> b + cと
なるように配置されている。
が左右対称、すなわちb=eでa :> b + cと
なるように配置されている。
本発明では、接続配線部5と並列配線部6の電圧降下を
接続配線4の電圧降下に加えて量子化レベルを作るので
、従来例のように、基準電圧にとっては無駄な折り返し
配線の電圧降下を、基準電圧に求められる精度を満たす
ために小さくする必要がない。従って、これまで配線幅
を太くすることで配線抵抗を下げ、電圧降下を小さくし
ていたので、これが原因で折り返し部分の面積が増加す
ることはなくなる。
接続配線4の電圧降下に加えて量子化レベルを作るので
、従来例のように、基準電圧にとっては無駄な折り返し
配線の電圧降下を、基準電圧に求められる精度を満たす
ために小さくする必要がない。従って、これまで配線幅
を太くすることで配線抵抗を下げ、電圧降下を小さくし
ていたので、これが原因で折り返し部分の面積が増加す
ることはなくなる。
〔発明の効果〕
以上述べたように、本発明によるAD変換器は。
各比較器の基準電圧端子の形状を変更することや、比較
器の配置方法を工夫することにより、AD変換器のチッ
プ面積を小さくすることが可能である。
器の配置方法を工夫することにより、AD変換器のチッ
プ面積を小さくすることが可能である。
従って、1ウエハ上で製造できるTC数が増えることか
ら、経済的効果が大きくなる。
ら、経済的効果が大きくなる。
第1図は、請求項2記載のAD変換器における実施例で
ある。第2図は、請求項3記載のA D変換器における
実施例である。第3図は、請求項4記載のAD変換器に
おける実施例である。第4図は、従来例である。 1・・・比較器、3・・配線パターン(基準抵抗)、4
・・接続配線(接続抵抗)、5・接続配線部、6並列配
線部、7・・折り返し配線パターンの一部、a・・・基
準抵抗の長さ、b・・・一方の接続抵抗の長さ、b 操列−1iJ股仲 拓 囚 第
ある。第2図は、請求項3記載のA D変換器における
実施例である。第3図は、請求項4記載のAD変換器に
おける実施例である。第4図は、従来例である。 1・・・比較器、3・・配線パターン(基準抵抗)、4
・・接続配線(接続抵抗)、5・接続配線部、6並列配
線部、7・・折り返し配線パターンの一部、a・・・基
準抵抗の長さ、b・・・一方の接続抵抗の長さ、b 操列−1iJ股仲 拓 囚 第
Claims (1)
- 【特許請求の範囲】 1、少なくとも2個以上の比較器を並列に配置した比較
器列と、基準電圧を発生させる基準抵抗に使用する一定
幅の配線パターンとで構成するAD変換器を有する半導
体装置において、比較器列と配線パターンとを複数の列
に分け、2つの配線パターンの間を基準抵抗用の折り返
し配線で接続したとき、折り返し配線に接続された配線
パターン間に比較器列が置かれているレイアウトにおい
て、各比較器列の中で最も折り返し配線と近い比較器の
基準電圧端子と配線パターンの接続点から、折り返し配
線までの配線パターン長を2つ加えた長さが、比較器の
基準電圧端子と配線パターンの接続点間の配線パターン
長よりも短いことを特徴とするAD変換装置。 2、少なくとも2個以上の比較器を並列に配置した比較
器列と、基準電圧を発生させる基準抵抗に使用する一定
幅の配線パターンとで構成するAD変換器を有する半導
体装置において、比較器列と配線パターンとを複数の列
に分け、2つの配線パターンの間を基準抵抗用の折り返
し配線で接続したとき、接続された配線パターン間に配
置された各比較器列の基準電圧端子の少なくとも一方が
折り返し配線側へ折り曲げられていることを特徴とする
AD変換装置。 3、請求項1記載のAD変換装置において、隣合う2つ
の比較器列の各々の比較器の基準電圧端子と配線パター
ンとが接続する位置が左右対称となる構成を特徴とする
AD変換装置。 4、請求項1記載のAD変換装置において、隣合う2つ
の比較器列が左右対称となる構成を特徴とするAD変換
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27331290A JPH04150618A (ja) | 1990-10-15 | 1990-10-15 | Ad変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27331290A JPH04150618A (ja) | 1990-10-15 | 1990-10-15 | Ad変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04150618A true JPH04150618A (ja) | 1992-05-25 |
Family
ID=17526123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27331290A Pending JPH04150618A (ja) | 1990-10-15 | 1990-10-15 | Ad変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04150618A (ja) |
-
1990
- 1990-10-15 JP JP27331290A patent/JPH04150618A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2015154058A (ja) | キャパシタアレイおよびad変換器 | |
| US5289037A (en) | Conductor track configuration for very large-scale integrated circuits | |
| CN109037211B (zh) | 电容阵列结构 | |
| JP2002100991A (ja) | D/aコンバータ | |
| US4649413A (en) | MOS integrated circuit having a metal programmable matrix | |
| US6507272B1 (en) | Enhanced linearity, low switching perturbation resistor string matrices | |
| CN113543470A (zh) | 基于电阻串数模转换器的版图结构和芯片 | |
| US5731776A (en) | Analog-to-digital converter | |
| US10979063B2 (en) | Electronic circuit with a set of weighted capacitances | |
| JPH04150618A (ja) | Ad変換装置 | |
| EP0348933B1 (en) | Standard cell | |
| JP3028420B2 (ja) | 半導体集積装置 | |
| JPS63275141A (ja) | 個性化可能な半導体チップ | |
| KR100317726B1 (ko) | 전하전송장치및이를포함하는고체이미지감지장치 | |
| JPH0750584A (ja) | A/d変換器 | |
| US6496133B1 (en) | Resistor string integrated circuit and method for reduced linearity error | |
| JP2515029B2 (ja) | 半導体記憶装置 | |
| CN100492643C (zh) | 电阻网络例如电阻梯形网络及其制造方法 | |
| JP2002329639A (ja) | コンデンサバンク回路 | |
| JP2751742B2 (ja) | 自動レイアウト用セル | |
| JP3068336B2 (ja) | 半導体集積回路 | |
| CN219980957U (zh) | 像素阵列及图像传感器 | |
| JPH04352469A (ja) | 半導体記憶装置 | |
| KR100269297B1 (ko) | 파워라인들과제어라인들을구비하는집적회로 | |
| JPH05102857A (ja) | デイジタル・アナログ変換器 |