JPH04152676A - 薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｃＭ業上の利用分野］ 本発明は、石英基板あるいはガラス基板のような絶縁性
非晶質材料上に結晶性の優れた半導体薄膜を形成し、該
半導体薄膜を能動領域に利用した優れた特性を有する薄
膜半導体装置の製造方法に関する。

［従来の技術］ 非晶質絶縁基板あるいは非晶質絶縁膜上に、結晶方位の
揃った結晶粒径の大きな多結晶シリコン薄膜、あるいは
単結晶シリコン薄膜を形成する方法は、　５ＯＩ（Ｓｉ
ｌｉｃｏｎ　　　Ｏｎ　　　Ｉｎ５ｕｌａｔｏｒ）技術
として知られている。　　（ＳＯＩ構造形成技術、産業
図書）、　　大きく分類すると、再結晶化法、エピタキ
シャル法、絶縁層埋め込み法、貼り合わせ法という方法
がある。再結晶化法には、レーザーアニールあるいは電
子ビームアニールによりシリコンを溶融再結晶化させる
方法と、溶融する温度までは昇温させずに固相成長させ
る固相成長法の２つに分類される。比較的低温で再結晶
化できるという点で固相成長法が優れている。

５５０℃の低温熱処理にもかかわらずシリコン薄膜の結
晶粒が成長したという結果も報告されている。　　　（
ＩＥＥＥ　　　Ｅｌｅｃｔｒｏｎ　　　Ｄｅｖｉｃｅ　
　Ｌ　ｅ　ｔ　ｔ　ｅ　ｒ　ｓ、　　ｖ　ｏ　１．　　
Ｅ　Ｄ　Ｌ　−８，Ｎ　ｏ。

８、ｐ３６１．Ａｕｇｕｓｔ　　１９８７）。

不純物添加されたシリコン薄膜は、未添加シリコン薄膜
に比べてその結晶成長の活性化エネルギーが小さく、結
晶粒径も大きくなることが知られている。

［発明が解決しようとする課題］ 前記固相成長法゛においては、結晶成長の始点となる単
結晶シリコンシードが必要となる。該単結晶シリコンシ
ードが無い場合には、シリコン膜中にランダムに存在す
る核のために数多くの結晶粒が成長し、該結晶粒のひと
つひとつは大きく成長しない。また結晶粒の成長がラン
ダムなために、得られた再結晶化シリコン薄膜のどこに
結晶粒界が存在するのか全くわからない、さらに結晶方
位もそろっていない、従って、この様な再結晶化シリコ
ン薄膜を用いて薄膜トランジスタなどの薄膜半導体装置
を作製した場合には、同一基板内での特性のばらつきが
大きく実用不可能となる。

不純物添加されたシリコン薄膜は、未添加シリコン薄膜
に比べてその結晶成長の活性化エネルギーが小さく、結
晶粒径も大きくなることが知られているが、薄膜トラン
ジスタの能動領域に前記不純物添加されたシリコン薄膜
を用いることはできない、このように不純物添加された
シリコン薄膜の大きな結晶粒径は、従来の技術では有効
に利用されていない。

また、薄膜トランジスタのチャネル領域において、結晶
粒界の位置を制御することは不可能であった。

さらに、ソース、　ドレイン部の構造より、オフ電流が
大きいという問題点があった。

本発明は、ＳＯＩ法、特に固相成長法における上記のよ
うな問題点を解決し、不純物添加されたシリコン薄膜の
大きな結晶粒径をシードとして、未添加シリコン薄膜を
固相成長させ、結晶方位のそろった結晶粒径の大きな未
添加シリコン薄膜を形成することを目的としている。さ
らに、ソースとドレイン部をＬＤＤ　（ｌｉｇｈｔｌｙ
　　ｄｏｐｅｄ　　ｄｒａｉｎ）構造としてオフ電流の
低減を目的としている。そして、石英基板あるいはガラ
ス基板のような絶縁性非晶質材料上に、特性の優れた薄
膜トランジスタなどのような薄膜半導体装置を作製する
方法を提供する事を目的としている。

［課題を解決するための手段］ 本発明のＭＯ３型薄膜トランジスタ及びその製造方法は
、 １）　絶縁性非晶質材料上に形成される薄膜半導体装置
に於て、能動領域を構成するシリコン薄膜は、ソース領
域とドレイン領域との中間点に一個の結晶粒界を有し、
該結晶粒界部分を除いた結晶領域をチャネル領域とする
ことを特徴とする。

２）　絶縁性非晶質材料上に、不純物添加された非晶質
シリコン島を２個隣合わせて形成する第１の工程と、該
不純物添加された非晶質シリコン島を結晶成長させて再
結晶化シリコン島を形成する第２の工程と、さらに、イ
ントリンシック非晶質シリコン薄膜を積層する第３の工
程と、前記再結晶化シリコン島をシードとして前記イン
トリンシック非晶質シリコン薄膜を結晶成長させ、前記
イントリンシック非晶質シリコン薄膜において、前記隣
合う２個の再結晶化シリコン島の中間点に当たる位置に
１個の結晶粒界を形成する第４の工程と、ゲート酸化膜
を形成する第５の工程と、該ゲート酸化膜上にゲート電
極をもうけ、該ゲート電極をマスクとして不純物イオン
をイオン注入する第６の工程を少なくとも有することを
特徴とする。

３）　前記不純物イオンのイオン注入量は、前記不純物
添加された非晶質シリコン島の不純物添加量よりも少な
いことを特徴とする。

［実施例１］ 薄膜トランジスタ（ＴＰＴ）に本発明を応用した場合を
例として実施例を説明する。第１図は、本発明の実施例
における薄膜トランジスタの製造方法を示す工程断面図
である。

絶縁性非晶質材料上に、非単結晶半導体薄膜を成膜する
。前記絶縁性非晶質材料としては、石英基板、ガラス基
板、窒化膜あるいはＳｉＯ２膜等が用いられる０石英基
板を用いる場合はプロセス温度は１２００℃程度まで許
容されるが、ガラス基板を用いる場合は、６００°Ｃ以
下の低温プロセスに制限される。また、不純物の放出拡
散を抑えるために酸化膜あるいは窒素化膜を堆積させた
石英基板やガラス基板を用いる場合もある０本発明は、
石英基板を用い、前記非単結晶半導体薄膜としてＳｉ薄
膜を用いた場合を実施例として説明する。

プラズマＣＶＤ装置を用い、第１図（ａ）に示すように
石英基板１−１上に、シランガス（Ｓ　１Ｈ−）と不純
物ガスの混合ガスを、１３．５６ＭＨｚの高周波グロー
放電により分解させて不純物添加非晶質シリコン薄膜１
−２を堆積させる。膜厚は、１０００人〜１μｍ程度、
２０００人から５０００人が最適である。膜中の不純物
温度は１×１０９〜１　ｘ　１０”ｃｍ−”程度となる
ようにする。ＮｃｈＴＦＴを作製する場合は前記不純物
ガスとしてフォスフインガス（ＰＨ３）を用い、Ｐｃｈ
ＴＦＴを作製する場合はジボランガス（Ｂ２Ｈ６）を用
いる。シランガスに対してフォスフインガスあるいはジ
ボランガスを０．　５％以上望ましくは２％以以上台し
た混合ガスを用いるのが適している。

２％以以上台して成膜した不純物添加非晶質シリコン薄
膜のシート抵抗は１〜３にΩ／口となり約１桁低減する
。前記混合ガスは水素ガスあるいはヘリウムガスで希釈
してもよい。ヘリウムガスで希釈すると膜中に取り込ま
れる水素量が減少し、固相成長に要するアニール時間の
低減に効果がある。デボ中の内圧は０．５〜Ｌ　　５ｔ
ｏｒｒ程度である。基板温度は２５０℃以下、１８０℃
程度が適している。

前記不純物添加されたシリコン薄膜のそのほかの形成方
法としては、１）成膜時に不純物を添加する方法、２）
未添加シリコン薄膜堆積後、不純物をイオン注入する方
法、などがある、１）の方法としては、気相成長法が簡
単である０例えばＬＰＣＶＤ法の場合にはシランガス（
ＳｉＨａ　）と共にフォスフインガス（ＰＨ３）あるい
はジボランガス（Ｂ２Ｈ６）あるいはアルシンガス（Ａ
ｓＨ３）などのドーピングガスを反応管の中に流して熱
分解させ、成膜する。成膜温度は５００°Ｃ〜６００°
Ｃ程度の低温にすれば核発生確率はちいさく、その後の
同相成長によってより大きな結晶粒径に成長する。その
ほかプラズマＣＶＤ法や光励起ＣＶＤ法なども有効な方
法である。２）の方法としテハ、ＬＰＣＶＤ法、ＡＰＣ
ＶＤ法、光励起ＣＶＤ法、プラズマＣＶＤ法、真空蒸着
法、スッパタ法などの方法により、不純物未添加シリコ
ン薄膜を堆積後、イオン注入法あるいはレーザードーピ
ング法あるいはプラズマドーピング法などの方法で不純
物を添加する。前記非晶質絶縁基板１−１として石英基
板を用いた場合には熱拡散法を使うことができる。不純
物温度は、１×１０ＩＳからＩＸ　１０”ｃｍ−”程度
とする。

次に、前記不純物未添加シリコン薄膜を固相成長させて
、固相成長不純物添加シリコン簿膜を形成する。固相成
長は、窒素ガスあるいは水素ガスあるいはアルゴンガス
あるいはヘリウムガス雰囲気中での熱処理によって行う
。熱処理は、５００℃〜６００℃の低温では数時間から
数十時間行い、６００℃以上の高温ではおよそ１時間程
度行う。

６００℃、１７時間程度のアニールで２μｍ以上の結晶
粒径が得られる。６００℃以上の場合は１−１が石英基
板であることが必要である。また低温でゆっくりと固相
成長させたほうが大きな結晶粒径に成長する。前記不純
物添加シリコン薄膜１−２が、プラズマＣＶＤ法によっ
て成膜された場合は、前記固相成長熱処理の前に、３０
０°Ｃ〜４５０℃の熱処理により膜中の水素を脱離させ
ることが必要になる。固相成長後、前記固相成長不純物
添加シリコン薄膜のシート抵抗ρ、の値は、数Ω／ロ〜
数十Ω／ロ程度の低抵抗になる。

その後、フォトリソグラフィ法によって前記固相成長不
純物添加シリコン薄膜をバターニングして、固相成長不
純物添加シリコン島１−３と１−４を形成する。またパ
ターンエツジはテーパー状に傾斜をつけてもよい。バタ
ーニングは弗酸硝酸混合液を用いるｗｅｔエツチング法
、あるいはフレオンガスプラズマによるｄｒｙエツチン
グ法などがあるが、フレオンガスと酸素ガスの混合比を
変えるだけで簡単にテーパーエッチができるという点で
ｄｒｙエツチング法が適している。該固相成長不純物浚
加シリコン島１−３及び１−４は薄膜トランジスタのソ
ース領域及びドレイン領域となる。　　前記不純物添加
シリコン島１−３と１−４を形成してから固相成長させ
ててもよい。

次に第１図（ｃ）に示すように、不純物未添加シリコン
薄膜１−５を積層する。前記固相成長不純物添加シリコ
ン島１−３と１−４の表面を清浄化することは重要で、
酸やアルカリなどを使った化学的洗浄後、水素プラズマ
あるいはアルゴンプラズマ等で酸化膜を除去してやるこ
とが効果的である。この様な方法で前記固相成長不純物
添加シリコン薄膜１−３と１−４の表面を清浄化したの
ち、不純物未添加シリコン薄膜１−５を積層する。

該不純物未添加シリコン薄膜１−５には、結晶成長の核
密度が少ないものを用いる。また膜厚は数百人から数千
人と薄くする。ＬＰＣＶＤ法の場合は、デボ温度がなる
べく低くて、デボ速度が早い条件が適している。シラン
ガス（ＳｉＨ＝　）を用いる場合は５００℃〜５６０℃
程度、ジシランガス（Ｓｉ２Ｈａ）を用いる場合は３０
０℃〜５００℃程度のデボ温度で分解堆積が可能である
。トリシランガス（ＳｉｚＨｓ）は分解温度がより低い
。

デボ温度を高くすると堆積した膜が多結晶になるので、
Ｓ１イオン注入によって−Ｈ非晶買化する方法もある。

プラズマＣＶＤ法の場合は、基板温度が５００℃以下で
も成膜できる。また、デボ直前に水素プラズマあるいは
アルゴンプラズマ処理を行えば、基板表面の清浄化と成
膜を連続的に行うことができる。光励起ＣＶＤ法の場合
も５００℃以下の低温デボ及び基板表面の清浄化と成膜
を連続的に行うことができる点で効果的である。ＥＢ蒸
着法等のような高真空蒸着法の場合は膜がポーラスであ
るために大気中の酸素を膜中に取り込み易く、結晶成長
の妨げとなる。このことを防ぐために、真空雰囲気から
取り出す前に３００°Ｃ〜５００℃程度の低温熱処理を
行い膜を緻密化させることが必要である。スパッタ法の
場合も高真空蒸着法の場合と同様である。

続いて前記不純物未添加シリコン薄膜１−５を固相成長
させ第１図（ｄ）に示すよう再結晶化未添加シリコン薄
膜１−６（以後、ｉ−シリコン薄膜と略す）を形成する
。固相成長方法は、石英管による炉アニールが便利であ
る。アニール雰囲気としては、窒素ガス、水素ガス、ア
ルゴンガス、ヘリウムガスなどを用いる。ＩＸＩＣＭ’
から１×１０−１ｌｌＴ　ｏ　ｒ　ｒＯ高真空雰囲気で
アニールを行ってもよい、固相成長アニール温度は５０
０”０〜７００°Ｃとする。この様な低温アニールでは
選択的に、結晶成長の活性化エネルギーの小さな結晶方
位を持つ結晶粒のみが成長し、しがもゆっくりと大きく
成長する。前記ｉ−シリコン薄膜１−６の固相成長は、
前記再結晶化シリコン薄膜１−３および１−４と、前記
ｉ−シリコン薄膜１−６との接触面から始まり、この部
分を中心として放射状に進む。そして前記固相成長不純
物添加シリコン薄膜１−３と１−４との中間点で、両方
向から成長してきた結晶粒がぶつかり合い、結晶粒界１
−７が形成される。　　次に前記ｉ−シリコン薄膜１−
６をフォトリソグラフィ法によりパターニングし、第１
図（ｅ）に示すようにする。フレオンガスによるプラズ
マエツチングなどの方法でエツチングする。

次に第１図（ｆ）に示されているように、ゲート酸化膜
１−８を形成する。該ゲ−ト酸化膜の形成方法としては
ＬＰＣＶＤ法、あるいは光励起ＣＶＤ法、あるいはプラ
ズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、あるいは高真
空蒸着法、あるいはプラズマ酸化法、あるいは高圧酸化
法などのような５００℃以下の低温方法がある。該低温
方法で成膜されたゲート酸化膜は、熱処理することによ
ってより緻密で界面準位の少ない優れた膜となる。

非晶質絶縁基板１−１として石英基板を用いる場合は、
熱酸化法によることができる。該熱酸化法にはｄｒｙ酸
化法とｗｅｔ酸化法とがあるが、酸化温度は１０００℃
以上と高いが膜質が優れていることからｄｒｙ酸化法の
方が適している。ゲート酸化工程中に、前記固相成長不
純物添加シリコン薄膜１−３と１−４中の不純物が前記
ｉ−シリコン薄膜１−６中にわずかに拡散して、ソース
領域１−９、及びドレイン領域１−１０が形成される。

次に第１図（ｇ）に示されるように、ゲート電極１−１
１を形成する。該ゲート電極材料としては多結晶シリコ
ン薄膜、あるいはモリブデンシリサイド、あるいはアル
ミニュウムやクロムなどのような金属膜、あるいはＩＴ
Ｏや５ｎ０２などのような透明性導電膜などを用いるこ
とができる。

成膜方法としては、ＣＶＤ法、スパッタ法、真空蒸着法
、等の方法があるが、ここでの詳しい説明は省略する６
次に、フォトリソグラフィ法によりゲート電極１−１１
形成する。ここで、該ゲート電極１−１１の長さは、前
記ソース領域１−９とドレイン領域１−１０との間隔よ
りも小さくする。

また、前記ゲート電極１−１１の端から前記ソース領域
１−９あるいはドレイン領域１−１０の端までの距離つ
まりオフセット距離は、０．２〜２βｍ程度が適してい
る。第１図（ｇ）において、Ｌは前記オフセット距離を
示している。

続いて、第１図（ｈ）に示されるように、不純物イオン
をイオン注入しオフセット領域１−１２及び１−１３を
形成する。１−１４は前記イオン注入時の不純物イオン
ビームを示している。前記不純物イオンとしては、Ｎｃ
ｈトランジスタを作製する場合はＰ゛あるいはＡｓ”を
用い、Ｐｃｈ）−ランジスタを作製する場合はＢ゛等を
用いる。該オフセット領域１−１２および１−１３のイ
オンドーズ量は前記ソース領域及びドレイン領域のドー
ズ量よりも少なくする。具体的には１ｘ１０１２〜Ｉ　
Ｘ　１０”ｃｍ−２程度が適している。

続いて第１図（ｉ）に示されるように、眉間絶縁膜１−
１５を積層する。該層間絶縁膜材料としては、酸化膜あ
るいは窒化膜などを用いる。絶縁性が良好ならば膜厚は
いくらでもよいが、数千人から数μｍ程度が普通である
。窒化膜の形成方法としては、ＬＰＣＶＤ法あるいはプ
ラズマＣＶＤ法などが簡単である０反応には、アンモニ
アガス（ＮＨ３）とシランガスと窒素ガスとの混合ガス
、あるいはシランガスと窒素ガスとの混合ガスなどを用
いる０次に、前記ソース領域１−９及びドレイン領域１
−１０及びオフセット領域１−１２と１−１３の活性化
と、居間絶縁膜１−１５の緻密化の目的で６００℃〜１
１００”Ｃ程度の熱処理を行う、絶縁性非晶質材料１−
１としてガラス基板を用いる場合は４００℃〜６００　
”Ｃ程度の低温で長時間アニールするか、またはレーザ
ーアニール法などを用いてもよい。

ここで、水素プラズマ法、あるいは水素イオン注入法、
あるいはプラズマ窒化膜からの水素の拡散法などの方法
で水素イオンをｉ−シリコン薄膜１−６に導入すると、
界面に存在する界面準位などの欠陥が不活性化される。

この様な水素化工程は、層間絶縁膜１−１５を積層する
前におこなってもよい。

次に第１図（ｊ）に示すように、前記層間絶縁膜及びゲ
ート絶縁膜にコンタクトホールを形成し、前記ソース領
域１−９とドレイン領域１−１０とのコンタクトをとる
コンタクト電極を形成しソース電極１−１６およびドレ
イン電極１−１７とする。該ソース電極及びドレイン電
極は、アルミニュウムなどの金属材料で形成する。この
様にして薄膜トランジスタが形成される。同図に示され
るようにデュアルゲートを有するＭＯ３型薄膜トランジ
スタとなる。

［発明の効果コ 従来薄膜トランジスタのチャネル領域には結晶粒界が幾
つ存在するかわからなかった。結晶粒界がどこに存在し
ているのか、あるいは結晶粒径がどれくらいの大きさな
のか知ることができなかった。しかし本発明によると、
薄膜トランジスタのチャネル領域に存在する結晶粒界の
数は、必ず１個だけである。結晶粒界の場所もチャネル
領域のちょうど中間点となる。チャネル領域内の結晶粒
界の数を大幅に低減できたので、従来に比べて、薄膜ト
ランジスタのＯＮ電流は増大し○ＦＦ電流は小さくなる
。またスレッシュホルド電圧も小さくなりトランジスタ
特性が大きく改善される。フォト工程数を増やすことな
くＬＤＤｔｌ造を実現できるのでオフ電流の低減に対し
てきわめて大きな効果が期待される。さらに、薄膜トラ
ンジスタのＯＦＦ領域に特有のＯＦＦリーク電流のはね
あがりを抑えることができる。自己整合的にソース領域
とドレイン領域が形成されるので短チヤネル化に対して
効果があり、特性のばらつきも少ない。

チャネル領域の膜厚は程度と薄く、コンタクトを形成す
るソース及びドレイン領域の膜厚はと厚いのでコンタク
ト抵抗が小さくなる。その結果、薄膜トランジスタのサ
ブスレシュホルト領域の立ち上がりは非常に急峻となり
、コンタクト抵抗に制限されないような大きなオン電流
が得られる。

非晶質絶縁基板上に結晶粒界の場所が制御された結晶性
の優れたシリコン薄膜を作製することが可能になったの
でＳＯＩ技術の発展に大きく寄与するものである。不純
物添加された大きな結晶粒を持つシリコン薄膜をシード
として不純物未添加シリコン薄膜を固相成長させるので
従来よりも大きな結晶粒径を持つ不純物未添加シリコン
薄膜が形成される。６００℃以下の低温のプロセスでも
作製が可能なので、価格が安くて耐熱温度が低いガラス
基板をもちいることができる。高価で大がかりな装置は
必要としないので、優れたシリコン薄膜が得られるのに
かかわらずコストアップとはならない。

非晶質絶縁基板上に優れた特性の薄膜トランジスタを作
製することが可能となるので、　ドライバー回路を同一
基板上に集積したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現される。さらに、電源電
圧の低減、消費電流の低減、信頼性の向上に対して大き
な効果がある。

また、６００℃以下の低温プロセスによる作製も可能な
ので、アクティブマトリクス基板のてい価格か及び大面
積化に対してもその効果は大きい。

本発明を、充電変換素子とその走査回路を同一チップ内
に集積した密着型イメージセンサ−に応用した場合には
、読み取り速度の高速化、高解像度化、さらに階調をと
る場合に非常に大きな効果をうみだす、高解像度化が達
成されるとカラー読み取り用密着型イメージセンサ−へ
の応用も容易となる。もちろん電源電圧の低減、消費電
流の低減、信頼性の向上に対してもその効果は大きい。

また低温プロセスによって作製することができるので、
密着型イメージセンサ−チップの長尺化が可能となり、
−本のチップでＡ４判あるいはＡ３判の様な大型ファク
シミリ用の読み取り装置を実現できる。従って、センサ
ーチップの二本継ぎのような手数がかかり信頼性の悪い
技術を回避することができ、実装歩留りも向上される。

石英基板やガラス基板だけではなく、サファイア基板（
Ａ１２０ｚ）あルイはＭｇＯ・Ａ１２０ｚ。

Ｂ　Ｐ、　　Ｃａ　Ｆ　２等の結晶性絶縁基板も用いる
ことができる。

以上薄膜トランジスタを例として説明したが、バイポー
ラトランジスタあろいはへテロ接合バイポーラトランジ
スタなど薄膜を利用した素子に対しても、本発明を応用
することができる。また、三次元デバイスのようなＳ○
工技術を利用した素子に対しても、本発明を応用するこ
とができる。

【図面の簡単な説明】

第１図（ａ）から（ｊ）は、本発明における薄膜半導体
装置の製造方法を示す工程図である。 １−１　；　絶縁性非晶質材料 １−３　；　　固相成長不純物添加シリコン島 １−４　；　　　　同よ １−６　；　　固相成長未添加シリコン薄膜（ｉ−シリ
コン薄膜） １−７　；　　結晶粒界 １−８　；　　ゲート酸化膜 １−９　；　　ソース領域 １−１０；　　　ドレイン領域 １−１１；　　ゲート電極 ２； オフセット領域 ３； 同上 以上

Claims (1)

1. 【特許請求の範囲】 １）絶縁性非晶質材料上に形成される薄膜半導体装置に
   於て、能動領域を構成するシリコン薄膜は、ソース領域
   とドレイン領域との中間点に一個の結晶粒界を有し、該
   結晶粒界部分を除いた結晶領域をチャネル領域とするこ
   とを特徴とする薄膜半導体装置の製造方法。 ２）絶縁性非晶質材料上に、不純物添加された非晶質シ
   リコン島を２個隣合わせて形成する第１の工程と、該不
   純物添加された非晶質シリコン島を結晶成長させて再結
   晶化シリコン島を形成する第２の工程と、さらに、イン
   トリンシック非晶質シリコン薄膜を積層する第３の工程
   と、前記再結晶化シリコン島をシードとして前記イント
   リンシック非晶質シリコン薄膜を結晶成長させ、前記イ
   ントリンシック非晶質シリコン薄膜において、前記隣合
   う２個の再結晶化シリコン島の中間点に当たる位置に１
   個の結晶粒界を形成する第４の工程と、ゲート酸化膜を
   形成する第５の工程と、該ゲート酸化膜上にゲート電極
   をもうけ、該ゲート電極をマスクとして不純物イオンを
   イオン注入する第６の工程を少なくとも有することを特
   徴とする特許請求項第１記載の薄膜半導体装置の製造方
   法。 ３）前記不純物イオンのイオン注入量は、前記不純物添
   加された非晶質シリコン島の不純物添加量よりも少ない
   ことを特徴とする特許請求項第１記載の薄膜半導体装置
   の製造方法。