JPH04153702A - ２重化コントローラの異常検出装置 - Google Patents
２重化コントローラの異常検出装置Info
- Publication number
- JPH04153702A JPH04153702A JP27842290A JP27842290A JPH04153702A JP H04153702 A JPH04153702 A JP H04153702A JP 27842290 A JP27842290 A JP 27842290A JP 27842290 A JP27842290 A JP 27842290A JP H04153702 A JPH04153702 A JP H04153702A
- Authority
- JP
- Japan
- Prior art keywords
- output
- microcomputer
- abnormality
- controllers
- detection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は、２重化されたコントローラの異常を正確に
検出する２重化コントローラの異常検出装置に関する。
検出する２重化コントローラの異常検出装置に関する。
プレス機械などの産業機械においては、安全対策として
、機械各部の制御を行なうコントローラ（マイクロコン
ピュータ）を２重化し、これら２重化したコントローラ
の各出力を比較し、これら比較結果に相違か発生したと
き２重化したコントローラのいずれかに異常が発生した
として運転を停止させるようにした技術が提案されてい
る。
、機械各部の制御を行なうコントローラ（マイクロコン
ピュータ）を２重化し、これら２重化したコントローラ
の各出力を比較し、これら比較結果に相違か発生したと
き２重化したコントローラのいずれかに異常が発生した
として運転を停止させるようにした技術が提案されてい
る。
上記２つのコントローラは通常全く同一のソフトウェア
で動作されている。
で動作されている。
この様に、２重化したコントローラを全く同一のソフト
ウェアで動作させる場合においては、ノイズなどを原因
として２つのコントローラが全く同一時刻に暴走した場
合には、比較回路で異常が検出できない危険性がある。
ウェアで動作させる場合においては、ノイズなどを原因
として２つのコントローラが全く同一時刻に暴走した場
合には、比較回路で異常が検出できない危険性がある。
この発明はこのような実情に鑑みてなされたもので、２
つのコントローラが全く同一時刻に暴走した場合におい
てもこの異常を確実に検出し得る２重化コントローラの
異常検出装置を提供することを目的とする。
つのコントローラが全く同一時刻に暴走した場合におい
てもこの異常を確実に検出し得る２重化コントローラの
異常検出装置を提供することを目的とする。
この発明では、２重化されたコントローラの各出力を比
較し、両出力に不一致が検出されたとき異常として検出
する２重化コントローラの異常検出装置において、前記
２つのコントローラに入力するシステムクロックの位相
をずらせる位相変化手段と、前記２つのコントローラの
各出力を比較する比較手段と、この比較手段の出力の高
周波成分を除去するローパスフィルタとを具え、前記ロ
ーパスフィルタの出力から２重化されたコントローラの
異常を検出するようにする。
較し、両出力に不一致が検出されたとき異常として検出
する２重化コントローラの異常検出装置において、前記
２つのコントローラに入力するシステムクロックの位相
をずらせる位相変化手段と、前記２つのコントローラの
各出力を比較する比較手段と、この比較手段の出力の高
周波成分を除去するローパスフィルタとを具え、前記ロ
ーパスフィルタの出力から２重化されたコントローラの
異常を検出するようにする。
かかる構成によれば、２３１化コントローラに入力する
システムクロックの位相をずらせることで、２つのコン
トローラの動作タイミングを異ならせるようにしている
ので、２つのコントローラが全く同一時刻に異状になっ
て異常状態の２つのコントローラから全く同一の信号が
出力されされた場合においても、これら同一信号の位相
かずれているので比較手段は不一致を検出し、これによ
り２重化コントローラの異常が検出される。
システムクロックの位相をずらせることで、２つのコン
トローラの動作タイミングを異ならせるようにしている
ので、２つのコントローラが全く同一時刻に異状になっ
て異常状態の２つのコントローラから全く同一の信号が
出力されされた場合においても、これら同一信号の位相
かずれているので比較手段は不一致を検出し、これによ
り２重化コントローラの異常が検出される。
一方、２つのコントローラの動作タイミングを異ならせ
るようにしているので、異常か発生しないときでも２つ
のコントローラからは位相がずれた信号が出力され、こ
れにより比較手段からは常に上記位相差に対応する時間
の間だけ立ち上がる、または立ち下がる信号が出力され
ているが、この様な高周波成分の信号は上記ローパスフ
ィルタによってカットされているので、ローパスフィル
タからは真の異常が発生したときにのみに異常信号が出
力される。
るようにしているので、異常か発生しないときでも２つ
のコントローラからは位相がずれた信号が出力され、こ
れにより比較手段からは常に上記位相差に対応する時間
の間だけ立ち上がる、または立ち下がる信号が出力され
ているが、この様な高周波成分の信号は上記ローパスフ
ィルタによってカットされているので、ローパスフィル
タからは真の異常が発生したときにのみに異常信号が出
力される。
以下、この発明の実施例を添付図面にしたがって詳細に
説明する。
説明する。
第１図はこの発明の実施例を示すもので、この実施例装
置はプレスシステムの制御に使われるものである。
置はプレスシステムの制御に使われるものである。
２重化されたマイクロコンピュータ１．２には各種デー
タＤＴが入力されている。発振器３はマイクロコンピュ
ータ１．２に人力するシステムクロックＣＫを発生する
もので、マイクロコンピュータ１にはシステムクロック
ＣＫがそのままの状態で入力される。他方、マイクロコ
ンピュータ２には、インバータ４で反転されたシステム
クロックＣＫｈが人力されている。すなわち、マイクロ
コンピュータ１に入力されるシステムクロックＣＫとマ
イクロコンピュータ２−に入力されるシステムクロック
ＣＫｈとは、その位相が１８０’ずれている。マイクロ
コンピュータ１．２は、これら位相が１８０＠ずれたシ
ステムクロックＣＫ、ＣＫｈに従ってプレスの各部を制
御する各種の出力データＯＤＬ 、ＯＤ２を形成し、こ
れらの一方を、プレス機械の所要部所に出力すると共に
、これらの出力データＯＤＩ 、ＯＤ２を比較回路５に
入力する。
タＤＴが入力されている。発振器３はマイクロコンピュ
ータ１．２に人力するシステムクロックＣＫを発生する
もので、マイクロコンピュータ１にはシステムクロック
ＣＫがそのままの状態で入力される。他方、マイクロコ
ンピュータ２には、インバータ４で反転されたシステム
クロックＣＫｈが人力されている。すなわち、マイクロ
コンピュータ１に入力されるシステムクロックＣＫとマ
イクロコンピュータ２−に入力されるシステムクロック
ＣＫｈとは、その位相が１８０’ずれている。マイクロ
コンピュータ１．２は、これら位相が１８０＠ずれたシ
ステムクロックＣＫ、ＣＫｈに従ってプレスの各部を制
御する各種の出力データＯＤＬ 、ＯＤ２を形成し、こ
れらの一方を、プレス機械の所要部所に出力すると共に
、これらの出力データＯＤＩ 、ＯＤ２を比較回路５に
入力する。
したがって、マイクロコンピュータ１．２の出力データ
ＯＤＩ 、ＯＤ２の位相は常に上記システムクロックＣ
ＫＳＣＫｈの位相差に対応する時間だけずれている。
ＯＤＩ 、ＯＤ２の位相は常に上記システムクロックＣ
ＫＳＣＫｈの位相差に対応する時間だけずれている。
一方、マイクロコンピュータ１．２の各内部には、自回
路の異常を検出するセルフチエツク回路が内蔵されてお
り、異常が検出されたときは“Ｈ”になる異常信号Ｃ１
，Ｃ２をそれぞれ出力する。
路の異常を検出するセルフチエツク回路が内蔵されてお
り、異常が検出されたときは“Ｈ”になる異常信号Ｃ１
，Ｃ２をそれぞれ出力する。
これらの異常信号Ｃ１、Ｃ２は比較回路５に入力される
とともに、ノアゲート７．８に入力される。
とともに、ノアゲート７．８に入力される。
比較回路５は、マイクロコンピュータ１．２の出力デー
タＯＤＩ 、ＯＤ２をそれぞれ比較する複数の比較器と
、前記異常信号ＣＩ 、Ｃ２を比較する比較器と、これ
ら複数の比較器の出力の論理和をとるオア回路か構成さ
れ、前記複数の比較器に１つでも不一致が発生すると、
この不一致が発生している時間の間だけ′Ｈ”になる信
号を出力する。
タＯＤＩ 、ＯＤ２をそれぞれ比較する複数の比較器と
、前記異常信号ＣＩ 、Ｃ２を比較する比較器と、これ
ら複数の比較器の出力の論理和をとるオア回路か構成さ
れ、前記複数の比較器に１つでも不一致が発生すると、
この不一致が発生している時間の間だけ′Ｈ”になる信
号を出力する。
比較回路５の出力はローパスフィルタ６に入力され、こ
こで、高周波成分がカットされ、低週波成分のみが出力
される。すなわち、ローバスフィルタ６は第２図に示す
ように、２つの抵抗１０．１１と、接地されたコンデン
サ１２とで構成され、比較回路５の出力から上記システ
ムクロックＣＫ、ＣＫｈの位相差に対応する時間程度立
ち上がる高周波成分を除去する。ローパスフィルタ６の
出力はノアゲート７．８に入力され、これらノアゲート
７．８で前記異常信号Ｃ１、Ｃ２とローパスフィルタ６
の出力とのノア論理が夫々とられる。
こで、高周波成分がカットされ、低週波成分のみが出力
される。すなわち、ローバスフィルタ６は第２図に示す
ように、２つの抵抗１０．１１と、接地されたコンデン
サ１２とで構成され、比較回路５の出力から上記システ
ムクロックＣＫ、ＣＫｈの位相差に対応する時間程度立
ち上がる高周波成分を除去する。ローパスフィルタ６の
出力はノアゲート７．８に入力され、これらノアゲート
７．８で前記異常信号Ｃ１、Ｃ２とローパスフィルタ６
の出力とのノア論理が夫々とられる。
すなわち、ノアゲート７．８の出力は、“Ｌ”のとき異
常発生を、“Ｈ“のとき運転可を示すものであり、ノア
ゲート７ではローパスフィルタ６の出力またはマイクロ
コンピュータ１の出力のいずれかが“Ｈ”となって異常
を示す信号を出力したときは“Ｌ”となり、ローパスフ
ィルタ６の出力およびマイクロコンピュータ１の出力の
双方が“Ｌ”の正常状態を示したときは“Ｈ”となる。
常発生を、“Ｈ“のとき運転可を示すものであり、ノア
ゲート７ではローパスフィルタ６の出力またはマイクロ
コンピュータ１の出力のいずれかが“Ｈ”となって異常
を示す信号を出力したときは“Ｌ”となり、ローパスフ
ィルタ６の出力およびマイクロコンピュータ１の出力の
双方が“Ｌ”の正常状態を示したときは“Ｈ”となる。
ノアゲート７も同様であり、その出力はローパスフィル
タ６の出力またはマイクロコンピュータ２の出力のいず
れかが“Ｈｏとなって異常を示す信号を出力したときは
“Ｌ“となり、ローパスフィルタ６の出力およびマイク
ロコンピュータ２の出力の双方が“Ｌ”の正常状態を示
したときは“Ｈ”となる。
タ６の出力またはマイクロコンピュータ２の出力のいず
れかが“Ｈｏとなって異常を示す信号を出力したときは
“Ｌ“となり、ローパスフィルタ６の出力およびマイク
ロコンピュータ２の出力の双方が“Ｌ”の正常状態を示
したときは“Ｈ”となる。
これらノアケート７．８の出力はアントゲート９に入力
され、ここでアンド論理かとられて運転信号として出力
される。すなわち、アンドゲート９の出力は“Ｌ”のと
き異常発生を、“Ｈ”のとき運転可を示すものであり、
ノアゲート７．８の双方から各マイクロコンピュータ１
．２の正常状態を示す“Ｈ”の出力があるときのみにＨ
”の運転可信号を出力し、それ以外のときは“Ｌ“とな
ってプレス機械を緊急停止する。
され、ここでアンド論理かとられて運転信号として出力
される。すなわち、アンドゲート９の出力は“Ｌ”のと
き異常発生を、“Ｈ”のとき運転可を示すものであり、
ノアゲート７．８の双方から各マイクロコンピュータ１
．２の正常状態を示す“Ｈ”の出力があるときのみにＨ
”の運転可信号を出力し、それ以外のときは“Ｌ“とな
ってプレス機械を緊急停止する。
かかる構成において、マイクロコンピュータ１．２が正
常状態のときには、システムクロックＣＫ、ＣＫｈの位
相を１８０”ずらせているので、各マイクロコンピュー
タ１．２内のＲＯＭやＲＡＭへの読み書き時点やその他
の処理タイミングがこの位相差に対応する時間だけずれ
ることになり、この結果マイクロコンピュータ１から出
力される各種信号とマイクロコンピュータ２から出力さ
れる各種信号との間には、常に上記位相差分のずれが発
生することになる。したがって、マイクロコンピュータ
１から出力される各種信号とマイクロコンピュータ２か
ら出力される各種信号とは、信号の立上がりと立ち下が
り時にのみ、“Ｈｏ “Ｌ”の信号状態が異なって出
力されることになり、この時には第３図（ａ）の前半に
示すように比較回路５からは不一致信号が出力されるが
、これら正常時の不一致信号はごく短い時間を周期とし
て散発的に発生されるために全てローパスフィルタ６に
おいてカットされてしまい（第３図（ｂ）の前半参照）
、これらによって異常が検出されることはない。
常状態のときには、システムクロックＣＫ、ＣＫｈの位
相を１８０”ずらせているので、各マイクロコンピュー
タ１．２内のＲＯＭやＲＡＭへの読み書き時点やその他
の処理タイミングがこの位相差に対応する時間だけずれ
ることになり、この結果マイクロコンピュータ１から出
力される各種信号とマイクロコンピュータ２から出力さ
れる各種信号との間には、常に上記位相差分のずれが発
生することになる。したがって、マイクロコンピュータ
１から出力される各種信号とマイクロコンピュータ２か
ら出力される各種信号とは、信号の立上がりと立ち下が
り時にのみ、“Ｈｏ “Ｌ”の信号状態が異なって出
力されることになり、この時には第３図（ａ）の前半に
示すように比較回路５からは不一致信号が出力されるが
、これら正常時の不一致信号はごく短い時間を周期とし
て散発的に発生されるために全てローパスフィルタ６に
おいてカットされてしまい（第３図（ｂ）の前半参照）
、これらによって異常が検出されることはない。
一方、マイクロコンピュータ１．２にノイズ混入などで
異常が同時に発生した場合は、システムクロックＣＫ、
ＣＫｈの位相を１８０”ずらせているので、従来装置の
ように各マイクロコンピュータ１．２間でＲＯＭやＲＡ
Ｍへ同時に読み書きを行うことがなく、かつ各マイクロ
コンピュータ１．２においてはシステムクロックの異な
るタイミングで異常を検出したときはマイクロコンピュ
ータ１．２の出力信号ＯＤＩ 、ＯＤ２の“Ｈ”“Ｌ”
の信号状態を両者間で異ならせるようなソフトウェア状
の工夫を各セルフチエツク回路に施しているので、この
ような状況下ではマイクロコンピュータ１．２の出力信
号ＯＤＩ 、ＯＤ２の信号状態は全く異なるようになる
。したがって、このような状況下では比較回路５の出力
は、第３図（ａ）の後半に示すように、不一致状態、す
なわち“Ｈ”を保持し続ける。この結果、この不一致信
号はローパスフィルタ６てカットされずにノアゲート７
．８に入力されることになり、最終的にはアンドゲート
９から出力される運転信号が“Ｌ”となってプレス機械
が停止されることになる。
異常が同時に発生した場合は、システムクロックＣＫ、
ＣＫｈの位相を１８０”ずらせているので、従来装置の
ように各マイクロコンピュータ１．２間でＲＯＭやＲＡ
Ｍへ同時に読み書きを行うことがなく、かつ各マイクロ
コンピュータ１．２においてはシステムクロックの異な
るタイミングで異常を検出したときはマイクロコンピュ
ータ１．２の出力信号ＯＤＩ 、ＯＤ２の“Ｈ”“Ｌ”
の信号状態を両者間で異ならせるようなソフトウェア状
の工夫を各セルフチエツク回路に施しているので、この
ような状況下ではマイクロコンピュータ１．２の出力信
号ＯＤＩ 、ＯＤ２の信号状態は全く異なるようになる
。したがって、このような状況下では比較回路５の出力
は、第３図（ａ）の後半に示すように、不一致状態、す
なわち“Ｈ”を保持し続ける。この結果、この不一致信
号はローパスフィルタ６てカットされずにノアゲート７
．８に入力されることになり、最終的にはアンドゲート
９から出力される運転信号が“Ｌ”となってプレス機械
が停止されることになる。
すなわち、システムクロックＣＫＳＣＫｈの位相を１８
０’ずらせているので、ノイズなどによる異常がマイク
ロコンピュータ１．２で同時に発生した瞬間にマイクロ
コンピュータ１．２では同じ動作を行っていないので、
マイクロコンピュータ１．２が全く同じに暴走すること
はなくなり、この結果、比較回路５の出力には散発的で
はない相違状態が発生し続けることになる。
０’ずらせているので、ノイズなどによる異常がマイク
ロコンピュータ１．２で同時に発生した瞬間にマイクロ
コンピュータ１．２では同じ動作を行っていないので、
マイクロコンピュータ１．２が全く同じに暴走すること
はなくなり、この結果、比較回路５の出力には散発的で
はない相違状態が発生し続けることになる。
なお、上記実施例では、インバータ４によってシステム
クロックの位相を１８０”ずらせるようにしたが、これ
らの位相差は任意であり１８０゜以外の適当な値を採用
するようにしてもよい。また、位相差を付ける手段とし
てインバータ以外の任意の回路を用いるようにしてもよ
い。
クロックの位相を１８０”ずらせるようにしたが、これ
らの位相差は任意であり１８０゜以外の適当な値を採用
するようにしてもよい。また、位相差を付ける手段とし
てインバータ以外の任意の回路を用いるようにしてもよ
い。
以上説明したようにこの発明によれば、２重化されら２
つのコントローラに入力するシステムクロックの位相を
ずらせて前記２つのコントローラの各出力を比較し、こ
の比較結果の高周波成分を除去するようにしたので、前
記２つのコントローラに同時に異常発生要因が侵入して
もこれら２つのコントローラは全く同じ動作を行なわな
いので、２つのコントローラが全く同じに暴走すること
がなくなり、この様なときにも２つのコントローラの同
時異常を確実に検出することができる。
つのコントローラに入力するシステムクロックの位相を
ずらせて前記２つのコントローラの各出力を比較し、こ
の比較結果の高周波成分を除去するようにしたので、前
記２つのコントローラに同時に異常発生要因が侵入して
もこれら２つのコントローラは全く同じ動作を行なわな
いので、２つのコントローラが全く同じに暴走すること
がなくなり、この様なときにも２つのコントローラの同
時異常を確実に検出することができる。
第１図はこの発明の実施例を示す図、第２図はローパス
フィルタの回路構成を示す図、第３図は実施例の作用を
示すタイムチャートである。 １．２・・マイクロコンピュータ ３・・発振器５・・
・比較回路 ６・・・ローパスフィルタ第 図 第２ 図 （０）１較口路５の出力 通常状色 興常収１ １１曲１１１１１曲皿Ｉ＋ −−−−−−１１１１−
一一一一一一一一一一第３図
フィルタの回路構成を示す図、第３図は実施例の作用を
示すタイムチャートである。 １．２・・マイクロコンピュータ ３・・発振器５・・
・比較回路 ６・・・ローパスフィルタ第 図 第２ 図 （０）１較口路５の出力 通常状色 興常収１ １１曲１１１１１曲皿Ｉ＋ −−−−−−１１１１−
一一一一一一一一一一第３図
Claims (1)
- 【特許請求の範囲】 ２重化されたコントローラの各出力を比較し、両出力に
不一致が検出されたとき異常として検出する２重化コン
トローラの異常検出装置において、前記２つのコントロ
ーラに入力するシステムクロックの位相をずらせる位相
変化手段と、 前記２つのコントローラの各出力を比較する比較手段と
、 この比較手段の出力の高周波成分を除去するローパスフ
ィルタと、 を具え、前記ローパスフィルタの出力から２重化された
コントローラの異常を検出するようにしたことを特徴と
する２重化コントローラの異常検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27842290A JPH04153702A (ja) | 1990-10-17 | 1990-10-17 | ２重化コントローラの異常検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27842290A JPH04153702A (ja) | 1990-10-17 | 1990-10-17 | ２重化コントローラの異常検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04153702A true JPH04153702A (ja) | 1992-05-27 |
Family
ID=17597122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27842290A Pending JPH04153702A (ja) | 1990-10-17 | 1990-10-17 | ２重化コントローラの異常検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04153702A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019185444A (ja) * | 2018-04-11 | 2019-10-24 | 株式会社日立ハイテクソリューションズ | 二重化制御システム |
-
1990
- 1990-10-17 JP JP27842290A patent/JPH04153702A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019185444A (ja) * | 2018-04-11 | 2019-10-24 | 株式会社日立ハイテクソリューションズ | 二重化制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4903270A (en) | Apparatus for self checking of functional redundancy check (FRC) logic | |
| US4686677A (en) | Apparatus and method for detecting time-related faults | |
| JPH04153702A (ja) | ２重化コントローラの異常検出装置 | |
| JPH0626894A (ja) | 異常判定装置 | |
| JP3652232B2 (ja) | マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム | |
| JP2002090183A (ja) | 多回転型絶対値エンコーダ | |
| KR100538487B1 (ko) | 철도신호 제어장치의 다수결 투표기 | |
| JP6660818B2 (ja) | 制御装置 | |
| JPH0297115A (ja) | タイマテスト方式 | |
| JPH0426914Y2 (ja) | ||
| JP2003044309A (ja) | バス照合回路 | |
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| JP4647128B2 (ja) | バス照合回路 | |
| JPH09127203A (ja) | 論理集積回路の故障テスト方法及び論理集積回路 | |
| JP2725680B2 (ja) | バス異常検出回路 | |
| JP2587881B2 (ja) | 画像形成装置 | |
| JPH0432955A (ja) | プロセッサ障害検出装置 | |
| JPS63126041A (ja) | 信号入力装置 | |
| JPH033020A (ja) | 制御線瞬断認識防止回路 | |
| JPH04112225A (ja) | 集積回路装置 | |
| JPS6327930A (ja) | 割込制御回路 | |
| JPH05224997A (ja) | モニタ信号比較回路 | |
| JPH04184517A (ja) | クロック異常検出回路 | |
| JPH02118846A (ja) | フオールトトレラントシステムのｃｐｕボード回路 | |
| JPH0668531B2 (ja) | パルス幅エラー検出回路 |