JPH04154175A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH04154175A
JPH04154175A JP2281060A JP28106090A JPH04154175A JP H04154175 A JPH04154175 A JP H04154175A JP 2281060 A JP2281060 A JP 2281060A JP 28106090 A JP28106090 A JP 28106090A JP H04154175 A JPH04154175 A JP H04154175A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
insulating
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2281060A
Other languages
English (en)
Other versions
JP2804839B2 (ja
Inventor
Mikio Deguchi
幹雄 出口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2281060A priority Critical patent/JP2804839B2/ja
Priority to US07/714,934 priority patent/US5147468A/en
Priority to DE4122845A priority patent/DE4122845C2/de
Publication of JPH04154175A publication Critical patent/JPH04154175A/ja
Application granted granted Critical
Publication of JP2804839B2 publication Critical patent/JP2804839B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17—Photovoltaic cells having only PIN junction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/30—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells
    • H10F19/31—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules comprising thin-film photovoltaic cells having multiple laterally adjacent thin-film photovoltaic cells deposited on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/42—Optical elements or arrangements directly associated or integrated with photovoltaic cells, e.g. light-reflecting means or light-concentrating means
    • H10F77/48—Back surface reflectors [BSR]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置およびその製造方法に関し、特
に半導体薄膜を用いた光電変換素子およびその製造技術
に関するものである。
〔従来の技術〕
従来の太陽電池等の半導体装置は、特開昭５９−１６７
０７２号、特開昭５９−１８２５７８号。
特開昭６１−５０３８１号公報等に示されているように
、基板上に複数の光電変換素子を配列し、これらを直列
接続してなる構造となっている。
以下、半導体薄膜を用いた光電変換素子に関する従来の
技術を詳しく説明する。
第１４図（ａ）〜（ｆ）は上記特開昭５９−１８２５７
８号公報に開示された、従来の半導体薄膜を用いた半導
体装置の構造をその製造工程に従って示す断面概略図で
ある。
第１４図げ）において、１０１は絶縁性基板、１１３ａ
は該基板１０１上に選択的に形成された第１の電極層、
１１５ａは該電極層１１３ａ上に形成された半導体薄膜
からなる半導体層、１１７ａは該半導体層１１５ａ上に
形成された第２の電極層であり、上記各半導体層１１５
ａ及び電極層１１３ａ、１１７ａから１つの単位光電変
換素子か構成されている。
次に製造方法について説明する。
ガラスからなる絶縁性基板１０１上に、ＩＴ○（Ｉｎｄ
ｉｕｍ　Ｔｉｎ　０ｘｉｄｅ）や酸化錫などからなる第
１の電極層１１３を形成する（第１４図（ａ））。これ
をレーザビーム照射により所定のパターンに分割する（
第１４図（ｂ））。この上に半導体薄膜を形成して半導
体層１１５を形成する（第１４図（Ｃ））。
ここで半導体層１１５は、非晶質シリコンあるいは微結
晶シリコン、非晶質のシリコンと炭素の合金等の薄膜を
積層したちのて、例えばｐ型非晶質シリコン、ｉ型非晶
質シリコン、ｎ型非晶質シリコンの薄膜を積層したもの
を用いる。そしてこの半導体層１１５を第１の電極１１
３ａのパターンに従って、レーザビーム照射やエツチン
グ等の手段によりその一部を除去して、開口部１１５ｂ
を形成する（第１４図（ｄ））。その上に例えばアルミ
ニウム等の金属薄膜からなる第２の電極層１１７て覆い
（第１４図（ｅ））、これをレーザビーム等で加工して
開口部１１７ｂを形成する（第１４図げ）以上によって
、絶縁性基板１０１上の複数の素子領域、つまり単位光
電変換素子を形成すべき領域毎に、各領域間で分離して
形成された半導体層１１５ａを有し、この半導体層１１
５ａか第１の電極層１１３ａと第２の電極層１１７ａと
て挟まれ、各領域の半導体層１１５ａ下側の第１の電極
層１１３ａか、その隣の領域の半導体層１１５ａ上側の
第２の電極１１７ａに接続された構造を得ることかでき
る。
このような構成の光電変換素子では、半導体層１１５ａ
かｐ型、ｉ型、ｎ型の非晶質シリコン薄膜の積層構造で
ある場合、ガラスからなる絶縁性基板１０１を通して、
半導体層１１５ａに光か入射すると、該半導体層１１５
ａは起電力を発生する。
この起電力は膜厚の方向で、ｐ型の膜か正、ｎ型の膜か
負となる向きに発生し、またそれぞれの単位光電変換素
子の半導体層１１５ａのｎ型側の電極か、その隣の素子
の半導体層１１５ａのｐ型側の電極に接続されているの
で、各素子の半導体層１１５ａで発生した起電力か加算
される二ととなり、装置全体としては高い電圧を発生す
ることかできる。なお、起電力の発生によって流れる電
流の大きさは、各素子の半導体層１１５ａの面積によっ
て調節か可能である。
上述した素子のように、半導体層１１５ａか非晶シリコ
ン等の、３００°Ｃ程度の比較的低い温度で形成するこ
とのできる材質である場合は、絶縁性基板１０１、第１
の電極層１１３ａ、第２の電極層１１７ａ等の材質やそ
の加工方法の選択の幅か広く、以上に示したように容易
に絶縁性基板１０１の上に、所定間隔を置いて配列した
半導体層１１５ａを電極層１１３ａ、１１７ａにより相
互に直列接続した構造を構成することか可能である。
ところか、非結晶シリコンを用いた場合、入射光の光エ
ネルギーを電気エネルギーに変換する変換効率か低（、
また、その変換効率か光の照射によって経時的に低下す
るという欠点かあるため、結晶シリコンを半導体層１１
５ａの材質として用いることが望ましい。
一方、結晶シリコンからなる半導体層１１５ａを形成す
るためには、約６００°Ｃからシリコンの融点である１
４００°Ｃという高温の工程を経なければならず、この
場合絶縁性基板１０１や第１の電極層１１３、第２の電
極層１１７等に高温に耐える材質を用いなければならず
、材質の選択の幅か小さくなる。また、高温下での工程
中にこれらの材質の構成物質が、シリコン結晶中に不純
物として混入し、半導体装置としての性能を低下させる
という問題もある。このため従来は、結晶シリコンを用
いて上記のような単位光電変換素子の集積構造を実現す
ることは困難であった。
ところで半導体薄膜として、結晶シリコンの薄膜を基板
上に形成し、光電変換を行う半導体装置を得ようとする
試みはいくつかなされている。例えば、第１５図及び第
１６図は、２０ｔｈ　　アイイー　イー　イー　フォト
ホルティック　スペシャリスツ　コンフェレンス（２０
ｔｈ　ＩＥＥＥ　Ｐｈｏｔｏｖｏｌｔａｉｃ　５ｐｅｃ
ｉａｌｉｓｔｓ　Ｃｏｎｆｅｒｅｎｃｅ　）において発
表された半導体装置の構造を示す概略図である。各図に
おいて、１１１は耐熱性基板、１０２は該基板上に形成
された拡散ブロック層、１０５は上記基板１１１及びブ
ロック層１０２上全面に形成された半導体層、１０６は
半導体層１０５に設けられた接合層、１０７は該接合層
１０６上に形成された格子電極である。
耐熱性基板１１１には、第１５図の構造では低純度の多
結晶シリコン基板、第１６図の構造では導電性セラミッ
クスか用いられている。
第１５図に示す従来例では、上記耐熱性基板１１１の上
にシリコン酸化膜からなる拡散ブロック層１０２を形成
し、これに開口部１０２ａを形成している。該開口部１
０２ａは、耐熱性基板１１１と半導体層１０５との電気
的接続を行うために設けられている。すなわち、耐熱性
基板１１１は半導体薄膜１０５に光か入射した際に発生
する起電力を外部に導くための一方の電極となる。この
上には気相法により多結晶シリコン薄膜からなる半導体
層１０５を形成している。気相法によって形成される多
結晶シリコン薄膜は、結晶粒か小さいため、これを赤外
線加熱により一旦溶解し再結晶化している。その後表面
に不純物拡散により接合層１０６を形成し、格子電極１
０７を設けている。
この構造においては、ブロック層１０２は、溶解再結晶
化の際に、耐熱性基板１１１から半導体層１０５に半導
体装置としての性能を低下させるような不純物か拡散す
ることを防止するとともに、半導体層１０５に入射した
光のうち、半導体層１０５において吸収されず透過した
光を反射してもう一度半導体層１０５に導く役割を持っ
ている。
しかし、ブロック層１０２には開口部１０２ａか設けら
れているのて、これを介して、半導体層１０５を溶解再
結晶化した際に、耐熱性基板ＩＩＩに含まれる不純物か
半導体層１０５に拡散し、半導体装置としての性能を低
下させるという問題点かあった。
また、第１６図に示す従来例においては、導電性セラミ
ックからなる耐熱性基板１１１の表面にブロック層１０
２を全面に設け、その上に半導体薄膜１０５として、多
結晶シリコン薄膜を、錫を溶媒とする液相成長法によっ
て形成し、第１５図の場合と同様に、接合層１０６、格
子電極１０７を設けている。
この例においては、ブロック層１０２の材質は明らかに
されていないが、第１５図の場合と同様に、半導体薄膜
１０５と耐熱性基板１１１の電気的接続を行うためには
、ブロック層１０２は導電性を持つ材質でなければなら
ず、このためには金属系の材質を用いなければならない
。一般に金属系の不純物がシリコン半導体に混入すると
、シリコンの半導体としての電気的特性に悪影響を及は
す。一方、このブロック層１０２の上に液相成長法によ
って半導体層１０５を形成する際には、成長温度は１０
００’ｃの高温にならざるを得ない。
従って、この場合にも、半導体層１０５の形成中に、ブ
ロック層１０２の材質に含まれる不純物か、半導体層１
０５に拡散し、半導体装置としての性能を低下させてし
まうという問題点かある。
さらに、例えば、第１５図、第１６図に示した従来の半
導体装置においては、耐熱性基板１１１を半導体層１０
５の発生する起電力を外部に導くための電極として用い
ているため、耐熱性基板１１１は導電性の材質からなる
ものでなければならず、耐熱性基板Ｉｌｌと半導体層１
０５とは全面にわたって一様に電気的接続かなされてお
り、その構造上、例えば第１４図に示したような個々の
単位光電変換素子を直列に接続した集積構造を実現する
ことか本質的に不可能であるという問題点かある。
〔発明か解決しようとする課題〕
従来の半導体装置は以上のように構成されているので、
例えば結晶シリコン等の半導体材料を用いて集積構造を
実現することが困難であり、また半導体薄膜中に電極等
を構成する金属層から不純物か混入する等の問題点かあ
った。
二の発明は上記のような問題点を解消するためになされ
たもので、複数の単位光電変換素子からなり、光電変換
効率が高く経時的な特性劣化か起こりにくい半導体装置
およびその製造方法を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置は、直列に接続された各単位
光電変換素子を、耐熱性を有する絶縁性基板上に互いに
所定の間隔を置いて形成された低比抵抗の第１の半導体
層と、該第１の半導体層上に、該半導体層の一部か露出
しかつ隣りの単位光電変換素子の第１の半導体とは接触
しないよう形成された第２の半導体層と、該第２の半導
体層上にその一端側か隣の単位光電変換素子の第１の半
導体層上に達するよう形成された電極層とから構成した
ものである。
この発明に係る半導体装置の製造方法は、耐熱性を有す
る絶縁性基板上に複数の第１の半導体層を互いに所定の
間隔を置いて選択的に形成する第１の工程と、上記絶縁
性基板の、隣り合う第１の半導体層間の境界領域上に、
絶縁膜をその一部か上記両方あるいは一方の半導体層周
縁部上に達するよう形成する第２の工程と、該絶縁層を
マスクとして上記第１の半導体層上に選択的に第２の半
導体層を形成する第３の工程と、上記絶縁層の第１の半
導体層上の一部分に開口を形成する第４の工程と、上記
第２の半導体層上に電極層を、その一端が隣の単位光電
変換素子上の第１の半導体層上に達し上記絶縁層の開口
を介してこの第１の半導体層と接触するよう形成する第
５の工程とを含むものである。
〔作用〕
この発明においては、単位光電変換素子を形成するため
の基板として、耐熱性を有する絶縁性の基板を用い、該
素子の光電変換を行う半導体層の下側の電極として半導
体層を用いるようにしたから、基板上に上記下側の電極
を形成した後の高温処理が可能となり、光電変換を行う
半導体層として例えば結晶シリコン等の高温処理を必要
とする半導体材料を用いることかできる。しかも基板か
絶縁性てあり、下側電極は半導体材料からなるため、こ
れらの上に形成される半導体層への不純物の混入を回避
する二とかてきる。二の結果、光電変換効率か高く特性
劣化の起こりにくい、単位光電変換素子の集積構造を得
ることかてきる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による半導体装置の構造を
示す図、第６図はその製造方法を製造工程に従って順に
説明するための概略断面図である。
第１図（ｉ）において、１は単位光電変換素子を形成す
るための複数の素子形成領域を有する耐熱性の支持基体
、２は該支持基体１上に形成された絶縁被膜、３ａは上
記支持基体ｌの素子形成領域に対応させて配設された第
１の半導体層、４ａは隣接する第１の半導体層３ａ間の
境界部３ｂに該両手導体層周縁部を覆うよう形成され、
一方の半導体層上に開口部４ｂを有する絶縁層、５は上
記第１の半導体層３上に周縁部か若干上記絶縁層４ａ上
に拡がるよう形成された第２の半導体層、６は第２の半
導体層５の表面部に形成された接合層、７は該接合層６
上に、その一端が絶縁層４ａの開口部４ｂを介して隣り
の素子領域上の第１の半導体層１と接触するよう形成さ
れた電極層である。
ここで耐熱性の支持基体１は半導体層３，５を形成する
のに必要な温度において十分な機械的強度を有するもの
であれば、その材質は何てあってもよく、例えば、石英
、セラミックス、カーボン。
高融点金属、あるいはシリコン等を用いることかできる
。カーボンや高融点金属等の電気導電性の材質を支持基
体１として用いる場合は、上述のようにこの表面を絶縁
被膜２で被覆して、これを絶縁性基板として用いる。一
方石英やセラミック等の絶縁性の材質を支持基体１とし
て用いる場合は、これをそのまま絶縁性基板とすること
ができる。
また、支持基体１に絶縁性の材質のものを用いた場合に
おいても、これが半導体装置の性能を低下させるような
不純物を含んでいる場合には、これを絶縁被膜２で被覆
して、これらの不純物か半導体層３，５に混入すること
を防止するのか有効である。
また上記絶縁被膜２としては、例えはシリコン酸化膜や
アルミナ等を用いることかできる。例えは、支持基体ｌ
の材質として純度の低い金属板シリコンを用いて、これ
を絶縁被膜２としてのシリコン酸化膜で被覆してもよい
。またこの絶縁被膜２としてアルミナやシリコン酸化膜
等を積層して用いてもよい。
次に製造方法について説明する。
第６図（ａ）は上述のように絶縁性基板１上に絶縁被膜
２を形成した状態を示している。
次に、このような状態の絶縁被膜２上に第１の半導体層
３を形成する（第６図（ｂ））。例えば、気相法により
、低比抵抗のｎ型多結晶シリコン薄膜を形成する。これ
をエツチングやレーサピーム照射等の手段により、所定
のパターンに従って複数の素子形成領域ごとに分離して
、第１の半導体層３ａとする（第６図（Ｃ））。
続いてこれを、例えば気相法によるシリコン酸化膜等の
絶縁層４て被覆する（第６図（ｄ））。この際シリコン
窒化膜でさらに二の上を被覆してもよい。二の状態にお
いて、第１の半導体層３ａに対してレーザヒーム照射に
よる再結晶化やカーボンストリップヒータによる加熱を
用いた帯域溶解再結晶化（ＺＭＲ：　Ｚｏｎｅ　Ｍｅｌ
ｔｉｎｇ　Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）やカ
ーボンストリップヒータによる加熱を用いた帯域溶解再
結晶化等の処理を行ってもよい。
第６図ｆｃ）における、第１の半導体層３のパターニン
グは、この再結晶化の後で行ってもよい。その場合は、
再結晶化の後に一旦絶縁層４を除去し、パターニングを
行った後に再び絶縁層４て被覆すればよい。
続いて、隣接する素子形成領域間の第１の半導体層３ａ
の境界部３ｂと、この境界部３ｂに面する第１の半導体
層３ａ周縁部とを除いて、絶縁層４をエツチング除去す
る（第６図（ｅ））。この時、第６図（ｅ）に示すよう
に、絶縁層４ａか隣り合う第１の半導体層３ａの一方の
周縁部を覆う部分４ａの幅を、他方側の被覆部４ａ２よ
りも大きくしておく。
さらに、この上に第２の半導体層５を選択成長させる。
すなわち、第６図（ｆｌに示すように第１の半導体層３
ａか表面に露出した部分にのみ、第２の半導体層５を成
長させ、絶縁層４ａによって覆われた部分には第２の半
導体層５の成長か起こらないようにする。例えば、第１
および第２の半導体層３ａ、５か多結晶シリコンであり
、絶縁層４ａかシリコン酸化膜である場合、気相法によ
り第２の半導体層５を形成する際に、ＨＣＡを導入する
ようにするか、あるいは、錫を溶媒とする液相成長法を
用いるようにすればよい。この時、絶縁層４ａ表面から
は第２の半導体層５の成長は起こらないが、第６図（ｆ
ｌに示すように、第１の半導体層３ａの露出部からは第
２の半導体層５か絶縁層４ａの上に乗り上げて成長する
。ここで第２の半導体層５はｎ型の多結晶シリコンとし
ている。
次に、第２の半導体層５の表面に、例えば不純物拡散や
非晶質あるいは微結晶薄膜の成膜等により、接合層６を
形成する（第６図（９）。例えば、第２の半導体層５か
ｎ型の多結晶シリコンの場合には、ホウ素等のｐ型の不
純物拡散を行えばよい。
続いて、隣接する第２の半導体層５の境界部５ａに露出
した絶縁層４ａの一部をエツチングして除去し、開口部
４ｂを形成する（第６深山））。最後に、第６図（ｉ）
に示すように、上記接合層６上に例えばアルミニウム等
の電極層７を、その一端側か絶縁層４ａの開口部４ｂを
介して第１の半導体層３ａと接触するよう形成する。こ
こで上記電極層７か例えばアルミニウムや金属ペースト
等の光を透過しない材質により構成されている場合は、
通常、これを格子状や線状のパターンに形成して格子電
極とする。また低比抵抗の第１の半導体層３ａは、第２
の半導体層５に対して、電極層７と反対側の下側電極の
役割をする。
このような本実施例では、単位光電変換素子を形成する
だめの基板として、耐熱性を有する絶縁性基板１を用い
、該素子の光電変換を行う半導体層５の下側の電極とし
て半導体層１を用いるようにしたので、基板上に下側の
電極を形成した後の高温処理か可能となり、例えば光電
変換を行う半導体層５として結晶シリコン等の高温処理
を必要とする半導体材料を用いることができる。しかも
基板が絶縁性であり、第１の半導体層が下側電極となっ
ているため、これらの上に形成される半導体層への不純
物の混入を回避することかできる。
この結果、単位光電変換素子を互いに直列接続した集積
構造を絶縁性基板１上に結晶シリコン等の半導体材料を
用いて実現することがてきる。
また本実施例の製造方法では、支持基体１は常に絶縁被
膜２て覆われており、支持基体ｌを一方の電極として用
いておらず、支持基体ｌか半導体層３ａ、５に直接接触
する部分かないので、支持基体１か不純物を多く含む材
質の場合でも、これか半導体層３ａ、５に混入すること
を防止できる利点がある。
さらに、絶縁被膜２をアルミナとシリコン酸化膜の積層
にするか、あるいは支持基体ｌの表面を銀やアルミニウ
ム等の金属で被覆した上にさらにシリコン酸化膜などの
透光性の絶縁被膜２て被覆すれば、半導体層３ａ、５に
光か入射した場合、入射した光のうち、半導体層３ａ、
５において吸収されず透過した光を反射してもう一度半
導体層３ａ、５に導く際の反射率を大きくてき、半導体
装置としての性能を向上させることかてきる。
第２図は、第１図に示した本発明の第１の実柿例を発展
させた第２の実施例による半導体装置の構造を示す断面
図、第７図はその製造方法を工程順に説明するための断
面図である。
この実施例装置では上記実施例に比へ、絶縁膜４ａか隣
り合う第１の半導体層３の一方の周縁部を覆う面積を大
きくし、他方側の被覆部の面積を小さくし、上記絶縁膜
４ａの開口部４ｂを隣り合う第２の半導体層５の境界部
５ａ全域にまで広げている。その他の点は上記実施例と
同一である。
次に製造方法について説明する。
第７図（ａ）は、第６図（ｄ）に相当する状態を示して
いる。この状態から、絶縁層４をパターニングして第７
図（ｂ）に示す断面構造を得る。この際、絶縁層４ａを
これか一方の第１の半導体層３ａの周縁部を被覆する幅
か小さくなるようパターニングすることによって、基板
表面上に第２の半導体層５を選択成長した時に、第７図
ｔｅｌにその状態を示すように、絶縁層４ａ上に乗り上
げて成長する第２の半導体層５か絶縁層４ａ下側の境界
部３ｂを完全に覆うようにしている。
そして第２の半導体層５を第１の半導体層３ａ上に形成
した後、第１図と同様に接合層６を第２の半導体層５表
面に形成しく第７図（ｄｊ）、絶縁層４ａの一部をエツ
チング除去して開口部４ｂを形成する。この時第２の半
導体層５は、第１の半導体層３ａの境界部３ｂを完全に
覆っているので、第２の半導体層５そのものをエツチン
グのマスクとして、隣接する第２の半導体層５の境界部
５ａに露出した絶縁層４ａを全部エツチングすれはよい
（第７図（ｅ））。その後、第６図と同様に電極層７を
形成して光電変換素子を完成する（第７図（ｆ））この
実施例では絶縁層４のパターニングを、パターニング後
の絶縁層４ａか一方の第１の半導体層３ａの周縁を被覆
する幅か小さくなるように行ったので、絶縁層４ａに開
口部４ｂを形成する際、第２の半導体層５そのものをエ
ツチングのマスクとすることかでき、上記実施例に比へ
製造工程か簡単になる。
第３図は上記第２の実施例をさらに発展させた本発明の
第３の実施例を示す半導体装置の断面構造図、第８図は
その製造方法の説明図である。
第８図（ａ）は、第７図（ｅ）に相当する状態を示して
いる。上記第２の実施例では、この上に直接電極層７を
設けた場合について示したか、この場合は、電極層７形
成の際の下地の段差の大きい部分、つまり対向する第２
の半導体層５の境界部５ａて、電極層７のパターニング
を行わなければならない。
なせなら、電極層７か境界部５ａの両側の第２の半導体
層５上にまたがると、各光電変換素子では、第２の半導
体層５と第１の半導体層３とか短絡することになり、半
導体装置としての機能か失われてしまうからである。本
実施例はこの問題を解決したものである。
すなわち、まず絶縁層４のエツチング後（第８図ｔａ）
）、全体を第２の絶縁層２０て覆う（第８図（ｂ））。
ここでは、第２の絶縁層２０として、例えは非晶質シリ
コン膜８とシリコン酸化膜９を積層して用いた場合につ
いて示しているか、例えは非晶質シリコン膜のみてあっ
ても、他の材質であってもよい。
その後、第２の半導体層５の境界部５ａにてきる段差部
にレジスト１０を満たしく第８図（Ｃ））、第２の絶縁
層２０の段差部以外の部分をエツチング除去しく第８図
（ｄ））、レジスト１０を除去する（第８図（ｅ））。
次に、レーザビームを第２の半導体層５ａの境界部５ａ
の底部中央Ｐ１に照射してこの部分の第２の絶縁層２０
ａに開口部２０ｂを形成する（第８図げ））。その後、
電極層７を全面に形成して素子を完成する（第８図（ｇ
））。
このように本実施例では、第２の半導体層５の側壁に第
２の絶縁膜２０を形成した後、電極層７を形成するよう
にしたので、第８図（ｇ）に示すように電極層７の第２
の半導体層５の境界部５ａ、っまり段差の大きい部分で
のパターニングをしなぐても、境界部全体を電極層７の
材料で満たせはよく、工程管理か容易になる。
なお、上記各実施例では、いずれの場合も第２の半導体
層５か、接合層６を含めて考えると、層のみからなる場
合について示したか、さらに第２の半導体層上に異なる
半導体層を積層したものであってもよい。
第４図はこのような構成の本発明の第４の実施例による
半導体装置の構造を示している。図において５１ａは接
合層６上に形成され、第２の半導体層５を構成する付加
半導体層、７１ａはその上に形成された電極層であり、
その他の構成は第３の実施例と同一である。
次に第９図を用いて製造方法について説明する。
第９図（ａｌは第７図（ｅｌに相当する状態を示してい
る。この状態で全面に、例えば非晶質シリコンからなる
付加半導体層５１を形成する（第９図（ｂ））ｃここで
は上記半導体層５とその表面に形成された接合層６、及
び半導体層５１をまとめて第２の半導体層としている。
非晶質シリコンからなる半導体層５１はｐ型、ｉ型、ｎ
型の非晶質シリコン層を含んでいる。上記第２の半導体
層５か、例えはｎ型多結晶シリコンからなり、接合層６
かｐ型機結晶シリコン膜である場合、この上に半導体層
５１として、ｎ型、ｉ型、ｐ型の非晶質あるいは微結晶
のシリコン膜を順次積層すれば、多結晶シリコンと非晶
質シリコンの積層型の半導体装置か形成される。また、
ｎ型、ｉ型、ｐ型の非晶質あるいは微結晶のシリコン膜
等を、順次２回以上繰り返し積層してもよい。
次にレーザビームを矢印Ｐ１の位置に照射して、開口部
５１ｂを設ける（第９図（Ｃ））。続いて、例えばＩＴ
Ｏや酸化錫などの透明導電膜からなる電極層７１により
全体を覆い（第９図（ｄ））、さらに、位置を変えて、
矢印Ｐ２の位置にレーザビームを照射して、半導体層５
１ａと電極層７１を同時に除去する（第９図（ｅ））。
これによって、各素子形成領域の第１の半導体層３ａか
、電極層７１ａによりその隣の単位光電変換素子の第２
の半導体層５ａに接続された集積構造か実現される。
この実施例ては、光電変換を行う第２の半導体層を多結
晶シリコン層と非晶質シリコン層とからなる２層構造と
したのて、単位光電変換素子ての発電電圧を大きくする
ことかできる。また付加半導体として絶縁性のものを用
いれば、上記第３実施例の構造を得ることができる。
第５図及び第１Ｏ図は本発明の第５の実施例による半導
体装置の構造およびその製造方法を示し、この実施例は
第４実施例において半導体層５５゜電極層７１を形成し
た後開口部５１ｂを形成し、ここに導電性充填材７２を
充填するようにしたものである。
すなわち、絶縁層４ａのエツチング後（第１０図（ａ）
）　、例えば非晶質シリコンからなる半導体層５１と、
例えばＩＴＯや酸化錫等からなる電極層７１を順次全面
に形成しく第１０図ｆｂ））　、矢印Ｐ。
Ｐ２の位置にレーザビームを照射して開口部５１ｂ−５
１ｃを２ケ所に設ける（第１０図（Ｃ１）。その後、段
差部分の開口部５１ｂを、例えば金属へ一スト等の導電
性の充填材７２て満たして、開口部５１ｂに露出した第
１の半導体層３ａと電極層７１を接続する（第１０図（
ｄ））。これによって第４図と同等の集積構造が実現さ
れる。
この場合、付加半導体層５１と電極層７１のパターニン
グを１回の工程で行うことかてき、上記第４の実施例に
比べ、パターニング回数を減らせる。
なお、上記の各実施例においては、例えば第１の半導体
層、第２の半導体層として、主に多結晶シリコン薄膜あ
るいは非晶質シリコン薄膜を用いた場合等について示し
たか、半導体装置の各構成部の材質やその加工手段は、
上記実施例に記したものに特定されない。
また各実施例においては隣接する単位光電変換素子の第
１の半導体層３ａの境界部３ｂ上、及び該境界部３ｂに
面する第１の半導体層３ａの周縁部の上に絶縁層４ａを
設けた場合について示したか、例えば第１１図に示すよ
うに、境界部の一方の側の第１の半導体層３ａの周縁部
の上に絶縁層４ａを設けるようにしてもよい。
また、第２の実施例においては、絶縁層４ａをこれか境
界部３ｂの一方の第１の半導体層３ａの周縁部と重なる
幅か小さくなるようパターニングすることにより、第７
図（Ｃ）に示すように第２の半導体層５の選択成長時に
、第２の半導体層５か絶縁層４ａ下側の、第１の半導体
層３ａの境界部３ｂ上に拡がるようにしているか、例え
は、絶縁層４ａか絶縁性基板を構成する絶縁被膜２と材
質を異にする場合等、該絶縁被膜２と絶縁膜４のうち絶
縁層４のみを選択して除去することが可能な場合は、第
１２図に示すように、第２の半導体層５か絶縁層４の下
側の、境界部３ｂを必ずしても覆ってしまう必要はない
。この場合においても同等の効果を奏する。
さらにこの場合において、第１１図の例を適用し、第１
の半導体層３ａの境界部３ｂ上、および境界部３ｂに面
する第１の半導体層３Ｃの周縁部の上に絶縁層４ａを設
ける際、第１３図のように境界部３ｂの一方側の第１の
半導体層３の周縁部上にのみ絶縁層４ａを設けるように
してもよい。
上記第１１図ないし第１３図に示すように、絶縁膜４ａ
は境界部３ｂの片側の半導体層３ａ上には乗り上げても
乗り上げなくてもよく、絶縁膜４ａのパターニングマー
ジンを大きくとることかできる。
〔発明の効果〕
以上のように、この発明によれは、単位光電変換素子を
形成するための基板として、耐熱性を有する絶縁性の基
板を用い、該素子の光電変換を行う半導体層の下側の電
極として半導体層を用いるようにしたので、基板上に下
側の電極を形成した後の高温処理か可能となり、例えば
光電変換を行う半導体層として、結晶シリコン等の高温
処理を必要とするか光電変換効率の大きい半導体材料を
用いることかできる。しかも基板か絶縁性であり、下側
電極は半導体であるため、これらの上に形成される半導
体層への不純物の混入を回避することかできる。この結
果複数の単位光電変換素子からなり、光電変換効率か高
く経時的な特性劣化か起こりにくい半導体装置を得るこ
とかてきる。
【図面の簡単な説明】
第１図ないし第５図は、それぞれこの発明の第１ないし
第５の実施例による半導体装置の構造を示す図、第６図
ないし第１０図はそれぞれ本発明の第１ないし第５の実
施例による半導体装置の製造方法を製造工程に従って順
に説明するための概略図、第１１図ないし第１３図は第
２の実施例の変形例を説明するための概略図、第１４図
は従来の半導体装置の構造及びその製造方法をその製造
工程に従って順に説明するための概略断面図、第１５図
および第１６図は従来の他の半導体装置の構造を示す概
略図である。 図において、１は支持基体、２は絶縁被膜、３ａは第１
の半導体層、３ｂは境界部、４ａは絶縁層、４ｂは開口
部、５は第２の半導体層、７は電極層、２０ａは第２の
絶縁層、５１ａは付加半導体層である。 なお図中同一符号は同−又は相当部分を示す。

Claims (9)

    【特許請求の範囲】
  1. （１）基板上に単位光電変換素子を複数配列し、これら
    を直列に接続してなる半導体装置において、上記各単位
    光電変換素子は、 耐熱性を有する絶縁性基板上に互いに所定の間隔を置い
    て形成された低比抵抗の第１の半導体層と、 該第１の半導体層上に、該半導体層の一部が露出し、隣
    りの単位光電変換素子の第１の半導体層とは非接触とな
    るよう選択的に形成された第２の半導体層と、 該第２の半導体層上にその一端側が隣りの単位光電変換
    素子の第１の半導体層上に達するよう形成された電極層
    とから構成されていることを特徴とする半導体装置。
  2. （２）請求項１記載の半導体装置において、上記絶縁性
    基板の、隣り合う第１の半導体層間の境界領域には、絶
    縁層がその一部が該両半導体層周縁の対向する部分を覆
    うよう形成されており、上記電極層は、上記絶縁層に形
    成した開口を介して上記第１の半導体層に接触している
    ことを特徴とする半導体装置。
  3. （３）請求項２記載の半導体装置において、上記第２の
    半導体層は、その側壁部に第２の絶縁層を有するもので
    あることを特徴とする半導体装置。
  4. （４）請求項２または３記載の半導体装置において、 上記第２の半導体装置は一部が結晶シリコンからなるも
    のであることを特徴とする半導体装置。
  5. （５）請求項２記載の半導体装置において、上記第２の
    半導体層は、結晶シリコン層と非晶質シリコン層とを有
    する多層構造としたことを特徴とする半導体装置。
  6. （６）基板上に単位光電変換素子を複数配設し、これら
    を直列に接続して半導体装置を製造する方法において、 耐熱性を有する絶縁性基板上に複数の第１の半導体層を
    互いに所定の間隔を置いて選択的に形成する第１の工程
    と、 上記絶縁性基板の、隣り合う第１の半導体層間の境界領
    域上に、絶縁膜をその一部が上記両方あるいは一方の半
    導体層周縁部上に達するよう形成する第２の工程と、 該絶縁層をマスクとして上記第１の半導体層上に選択的
    に第２の半導体層を形成する第３の工程と、 上記絶縁層の第１の半導体層上の一部分に開口を形成す
    る第４の工程と、 上記第２の半導体層上に電極層を、その一端が隣の単位
    光電変換素子上の第１の半導体層上に達して上記絶縁層
    の開口を介して該第１の半導体層と接触するよう形成す
    る第５の工程とを含むことを特徴とする半導体装置の製
    造方法。
  7. （７）請求項６記載の半導体装置の製造方法において、 上記第４の工程は、絶縁層に開口を形成した後、上記第
    ２の半導体層の側壁部に第２の絶縁層を形成する工程を
    含むことを特徴とする半導体装置の製造方法。
  8. （８）請求項６記載の半導体装置の製造方法において、 上記第４の工程は、絶縁層に開口を形成した後、第２の
    半導体層表面に付加半導体層を形成して第２の半導体層
    を多層構造とする工程を有し、上記第５の工程は、その
    後、上記工程に続いて、あるいは上記付加半導体層をパ
    ターニングした後、上記多層の第２の半導体層上に、該
    第２の半導体層と隣りの光電変換素子上の第１の半導体
    層とが電気的に接続されるよう電極層を形成する工程で
    あることを特徴とする半導体装置の製造方法。
  9. （９）請求項６ないし８のいずれかに記載の半導体装置
    の製造方法において、 上記第１の工程は、第１の半導体層を形成した後、該半
    導体層を溶融再結晶化する工程を有することを特徴とす
    る半導体装置の製造方法。
JP2281060A 1990-10-17 1990-10-17 半導体装置の製造方法 Expired - Fee Related JP2804839B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2281060A JP2804839B2 (ja) 1990-10-17 1990-10-17 半導体装置の製造方法
US07/714,934 US5147468A (en) 1990-10-17 1991-06-13 Photovoltaic semiconductor device and method for manufacturing the same
DE4122845A DE4122845C2 (de) 1990-10-17 1991-07-10 Photovoltaische Halbleitereinrichtung und Herstellungsverfahren dafür

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2281060A JP2804839B2 (ja) 1990-10-17 1990-10-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04154175A true JPH04154175A (ja) 1992-05-27
JP2804839B2 JP2804839B2 (ja) 1998-09-30

Family

ID=17633755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2281060A Expired - Fee Related JP2804839B2 (ja) 1990-10-17 1990-10-17 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5147468A (ja)
JP (1) JP2804839B2 (ja)
DE (1) DE4122845C2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000007249A1 (fr) * 1998-07-27 2000-02-10 Citizen Watch Co., Ltd. Cellule solaire, procede de production et masque de photolithographie permettant de fabriquer ladite cellule solaire
WO2010146651A1 (ja) * 2009-06-15 2010-12-23 Wang Haibiao 光電転換器の製造方法
JP2011187948A (ja) * 2010-02-11 2011-09-22 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
JP2016219793A (ja) * 2015-05-25 2016-12-22 パナソニック株式会社 太陽電池および太陽電池モジュール

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3510740B2 (ja) * 1996-08-26 2004-03-29 シャープ株式会社 集積型薄膜太陽電池の製造方法
US6039059A (en) 1996-09-30 2000-03-21 Verteq, Inc. Wafer cleaning system
US6305073B1 (en) 1999-12-29 2001-10-23 Gm Nameplate, Inc. One-sided electrode arrangement on an intermediate spacer for a touchscreen
US6569214B2 (en) * 2000-06-01 2003-05-27 U.S. Technology Corporation Composite polymer blast media
US7772484B2 (en) * 2004-06-01 2010-08-10 Konarka Technologies, Inc. Photovoltaic module architecture
US7709360B2 (en) * 2004-06-07 2010-05-04 Imec Method for manufacturing a crystalline silicon layer
EP1605499A3 (en) * 2004-06-07 2009-12-02 Imec Method for manufacturing a crystalline silicon layer
WO2008150769A2 (en) * 2007-05-31 2008-12-11 Thinsilicon Corporation Photovoltaic device and method of manufacturing photovoltaic devices
US8247254B2 (en) * 2007-07-13 2012-08-21 Silicon China (HK) Ltd. System and method for forming solar cell structures
US20100078064A1 (en) * 2008-09-29 2010-04-01 Thinsilicion Corporation Monolithically-integrated solar module
TW201034209A (en) * 2009-03-06 2010-09-16 Inst Nuclear Energy Res Aec Solar cell device structure
PL2724380T3 (pl) 2011-06-23 2017-03-31 Big Solar Limited Sposób wykonywania struktury obejmujący etapy powlekania i odpowiednie urządzenie
GB201301683D0 (en) 2013-01-30 2013-03-13 Big Solar Ltd Method of creating non-conductive delineations with a selective coating technology on a structured surface
GB2549134B (en) 2016-04-07 2020-02-12 Power Roll Ltd Asymmetric groove
GB2549132A (en) 2016-04-07 2017-10-11 Big Solar Ltd Aperture in a semiconductor
GB2549133B (en) * 2016-04-07 2020-02-19 Power Roll Ltd Gap between semiconductors
CN106057977A (zh) * 2016-07-29 2016-10-26 无锡中洁能源技术有限公司 一种高反射性能太阳能背板的生产工艺
CN112582491A (zh) * 2019-09-12 2021-03-30 苏州阿特斯阳光电力科技有限公司 电池片、叠瓦组件及电池片的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690572A (en) * 1979-12-22 1981-07-22 Seiko Instr & Electronics Ltd Manufacture of solar cell
JPS60211881A (ja) * 1984-04-05 1985-10-24 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS63157483A (ja) * 1986-12-22 1988-06-30 Kanegafuchi Chem Ind Co Ltd 半導体装置
JPH0210777A (ja) * 1988-03-24 1990-01-16 Siemens Ag 厚膜太陽電池の集積直列接続方法及びタンデム太陽電池

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3119631A1 (de) * 1981-05-16 1982-11-25 Messerschmitt-Bölkow-Blohm GmbH, 8000 München "photovoltaische solarzelle"
US4527006A (en) * 1982-11-24 1985-07-02 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
JPS59167072A (ja) * 1983-03-12 1984-09-20 Agency Of Ind Science & Technol 直列接続形薄膜太陽電池
JPS59182578A (ja) * 1983-03-31 1984-10-17 Sanyo Electric Co Ltd 光起電力装置の製造方法
JPH067598B2 (ja) * 1984-08-18 1994-01-26 京セラ株式会社 太陽電池の製造方法
DE3604917A1 (de) * 1986-02-17 1987-08-27 Messerschmitt Boelkow Blohm Verfahren zur herstellung eines integrierten verbandes in reihe geschalteter duennschicht-solarzellen
JPH02177374A (ja) * 1988-12-27 1990-07-10 Semiconductor Energy Lab Co Ltd 光電変換装置
JPH06150381A (ja) * 1992-11-10 1994-05-31 Pioneer Electron Corp 光記録媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690572A (en) * 1979-12-22 1981-07-22 Seiko Instr & Electronics Ltd Manufacture of solar cell
JPS60211881A (ja) * 1984-04-05 1985-10-24 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS63157483A (ja) * 1986-12-22 1988-06-30 Kanegafuchi Chem Ind Co Ltd 半導体装置
JPH0210777A (ja) * 1988-03-24 1990-01-16 Siemens Ag 厚膜太陽電池の集積直列接続方法及びタンデム太陽電池

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000007249A1 (fr) * 1998-07-27 2000-02-10 Citizen Watch Co., Ltd. Cellule solaire, procede de production et masque de photolithographie permettant de fabriquer ladite cellule solaire
WO2010146651A1 (ja) * 2009-06-15 2010-12-23 Wang Haibiao 光電転換器の製造方法
JP2011187948A (ja) * 2010-02-11 2011-09-22 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
US9859454B2 (en) 2010-02-11 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and fabrication method thereof
JP2016219793A (ja) * 2015-05-25 2016-12-22 パナソニック株式会社 太陽電池および太陽電池モジュール

Also Published As

Publication number Publication date
US5147468A (en) 1992-09-15
DE4122845C2 (de) 1995-01-19
DE4122845A1 (de) 1992-04-23
JP2804839B2 (ja) 1998-09-30

Similar Documents

Publication Publication Date Title
JPH04154175A (ja) 半導体装置およびその製造方法
US4532371A (en) Series-connected photovoltaic array and method of making same
JP3169497B2 (ja) 太陽電池の製造方法
US5133809A (en) Photovoltaic device and process for manufacturing the same
US4808242A (en) Photovoltaic device and a method of manufacturing thereof
US4668840A (en) Photovoltaic device
JPH07131041A (ja) 光起電力素子
TW201318030A (zh) 半導體光檢測裝置及其製備的方法
JP2680582B2 (ja) 光起電力装置の製造方法
JPS60783A (ja) 太陽電池素子の製造方法
US4764476A (en) Method of making photoelectric conversion device
JP2522024B2 (ja) 光電変換素子の製造方法
JPH04218980A (ja) 光起電力装置の製造方法
JPS6213829B2 (ja)
JPH11103079A (ja) 集積型光起電力装置の製造方法
JPH0434961A (ja) 半導体装置およびその製造方法
JPS62242371A (ja) 光起電力装置の製造方法
JPS6357952B2 (ja)
JP3155459B2 (ja) 集積型非晶質半導体太陽電池の製造方法及び集積型非晶質半導体太陽電池
EP0418984B1 (en) A semiconducting photo element and a method of manufacturing same
JPS5935189B2 (ja) コウデンヘンカンソシノセイゾウホウホウ
JPH0745853A (ja) 光起電力装置及びその製造方法
JP2000049371A (ja) 光起電力装置及びその製造方法
JPH10190022A (ja) 薄膜太陽電池およびその製造方法
JPH04369869A (ja) 太陽電池及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070717

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080717

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees