JPH0415516B2 - - Google Patents
Info
- Publication number
- JPH0415516B2 JPH0415516B2 JP57030837A JP3083782A JPH0415516B2 JP H0415516 B2 JPH0415516 B2 JP H0415516B2 JP 57030837 A JP57030837 A JP 57030837A JP 3083782 A JP3083782 A JP 3083782A JP H0415516 B2 JPH0415516 B2 JP H0415516B2
- Authority
- JP
- Japan
- Prior art keywords
- isolation transformer
- primary winding
- capacitor
- converter
- synchronous rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【発明の詳細な説明】
この発明はプロセス制御装置の入力手段として
用いられる絶縁形プロセス入力装置に関し、特に
絶縁伝送のために用いられる直流−交流変換器及
び同期整流回路のスイツチ素子における駆動信号
の漏減による影響を大幅に改善できる絶縁形プロ
セス入力装置を提供しようとするものである。
用いられる絶縁形プロセス入力装置に関し、特に
絶縁伝送のために用いられる直流−交流変換器及
び同期整流回路のスイツチ素子における駆動信号
の漏減による影響を大幅に改善できる絶縁形プロ
セス入力装置を提供しようとするものである。
＜発明の背景＞
例えば熱電対のような検出端からの微弱なアナ
ログ信号をプロセス制御装置に取込む場合、コモ
ンモード電圧を除去する目的で絶縁形プロセス入
力装置が用いられる。
ログ信号をプロセス制御装置に取込む場合、コモ
ンモード電圧を除去する目的で絶縁形プロセス入
力装置が用いられる。
絶縁形プロセス入力装置の基本的な構成は絶縁
トランスの１次巻線側に直流−交流変換器が配置
され、この直流−交流変換器により検出端からの
アナログ入力信号が断続されて交流信号に変換さ
れ、この交流信号が絶縁トランスの１次巻線に与
えられる。絶縁トランスの２次巻線には磁気的な
結合によつて交流信号が発生し、この交流信号を
同期整流してアナログ入力信号を再現する構造を
持つ。
トランスの１次巻線側に直流−交流変換器が配置
され、この直流−交流変換器により検出端からの
アナログ入力信号が断続されて交流信号に変換さ
れ、この交流信号が絶縁トランスの１次巻線に与
えられる。絶縁トランスの２次巻線には磁気的な
結合によつて交流信号が発生し、この交流信号を
同期整流してアナログ入力信号を再現する構造を
持つ。
第１図に従来の公知の最も簡単な構造の絶縁形
アナログ入力装置を示す。図中１０１は絶縁トラ
ンス、１０２はこの絶縁トランス１０１の一次巻
線側に接続された直流−交流変換器、１０３はフ
イルタを示す。つまり検出端（ここでは特に図示
しない）からのアナログ入力信号１０６が入力端
子１０４，１０５に与えられる。フイルタ１０３
は抵抗のようなインピーダンス素子とキヤパシタ
によつて構成される通常の低域通過フイルタが用
いられる。これは交流誘導雑音を除去する目的で
挿入される。フイルタ１０３のキヤパシタに蓄え
られたアナログ入力電圧は直流−交流変換器１０
２によつて断続的に絶縁トランス１０１の１次巻
線に与えられ、絶縁トランス１０１の２次巻線に
は直流−交流変換器１０２の断続周期と一致する
周期のパルス信号が誘起され、このパルス信号を
同期整流回路１０７により同期整流し、ホールド
回路１０８にアナログ入力信号１０６と対応する
値と極性を持つ電圧をホールドし、そのホールド
値を出力端子１０９，１１０から出力し、プロセ
ス制御装置に取込まれる。
アナログ入力装置を示す。図中１０１は絶縁トラ
ンス、１０２はこの絶縁トランス１０１の一次巻
線側に接続された直流−交流変換器、１０３はフ
イルタを示す。つまり検出端（ここでは特に図示
しない）からのアナログ入力信号１０６が入力端
子１０４，１０５に与えられる。フイルタ１０３
は抵抗のようなインピーダンス素子とキヤパシタ
によつて構成される通常の低域通過フイルタが用
いられる。これは交流誘導雑音を除去する目的で
挿入される。フイルタ１０３のキヤパシタに蓄え
られたアナログ入力電圧は直流−交流変換器１０
２によつて断続的に絶縁トランス１０１の１次巻
線に与えられ、絶縁トランス１０１の２次巻線に
は直流−交流変換器１０２の断続周期と一致する
周期のパルス信号が誘起され、このパルス信号を
同期整流回路１０７により同期整流し、ホールド
回路１０８にアナログ入力信号１０６と対応する
値と極性を持つ電圧をホールドし、そのホールド
値を出力端子１０９，１１０から出力し、プロセ
ス制御装置に取込まれる。
１１１は駆動信号源を示す。この駆動信号源に
より直流−交流変換器１０２と同期整流回路１０
７が互いに同期して駆動され絶縁伝送が達せられ
る。
より直流−交流変換器１０２と同期整流回路１０
７が互いに同期して駆動され絶縁伝送が達せられ
る。
ここでこの第１図に示す絶縁形プロセス制御装
置によれば構造が簡単なことから安価に作ること
ができる。然し乍らこの反面、次のような欠点が
ある。
置によれば構造が簡単なことから安価に作ること
ができる。然し乍らこの反面、次のような欠点が
ある。
つまり第１図に示す回路構造において特に直流
−交流変換器１０２及び同期整流回路１０７が一
つのスイツチ素子によつて構成される点で構造が
簡単である。この構造を以下１相駆動方式と略称
する。１相駆動方式によるとき絶縁トランス１０
１の１次巻線には常に単一極性の、つまりアナロ
グ入力信号の極性と大きさを持つ単一パルスが与
えられるに過ぎない。この単一パルスを同期整流
回路１０７を通じてホールド回路１０８に伝送し
た直後には直流−交流変換器１０２と同期整流回
路１０７を構成するスイツチ素子が共にオフとな
るため絶縁トランス１０１に蓄積された電磁エネ
ルギは吐出口を失なう。
−交流変換器１０２及び同期整流回路１０７が一
つのスイツチ素子によつて構成される点で構造が
簡単である。この構造を以下１相駆動方式と略称
する。１相駆動方式によるとき絶縁トランス１０
１の１次巻線には常に単一極性の、つまりアナロ
グ入力信号の極性と大きさを持つ単一パルスが与
えられるに過ぎない。この単一パルスを同期整流
回路１０７を通じてホールド回路１０８に伝送し
た直後には直流−交流変換器１０２と同期整流回
路１０７を構成するスイツチ素子が共にオフとな
るため絶縁トランス１０１に蓄積された電磁エネ
ルギは吐出口を失なう。
このため絶縁トランス１０１に蓄積された電磁
エネルギは自然放出され徐々に消滅することとな
る。従つて絶縁トランス１０１に蓄積されたエネ
ルギが完全に放出されるまでに時間が長く掛るた
め、次の絶縁伝送を行うまでの間に必要とする休
止時間を長く採らなければならなくなる。このこ
とは高速度伝送を不可能にし、検出端での変化を
高密度にプロセス制御装置に伝える機能を持たな
い欠陥を持つ。
エネルギは自然放出され徐々に消滅することとな
る。従つて絶縁トランス１０１に蓄積されたエネ
ルギが完全に放出されるまでに時間が長く掛るた
め、次の絶縁伝送を行うまでの間に必要とする休
止時間を長く採らなければならなくなる。このこ
とは高速度伝送を不可能にし、検出端での変化を
高密度にプロセス制御装置に伝える機能を持たな
い欠陥を持つ。
この欠点を解消すべく、本出願人は既に第２図
に示すような絶縁形プロセス入力装置を提案して
いる。この第２図に示す絶縁形プロセス入力装置
は「実公昭52−38897号公報」により公知となつ
ている。
に示すような絶縁形プロセス入力装置を提案して
いる。この第２図に示す絶縁形プロセス入力装置
は「実公昭52−38897号公報」により公知となつ
ている。
第２図に示す回路の特徴とする点は直流−交流
変換器１０２と同期整流回路１０７との構造にあ
る。つまり直流−交流変換器１０２及び同期整流
回路１０７は共に２個のスイツチ素子２０１と２
０２を並列接続し、その一方のスイツチ素子２０
１にキヤパシタ３０２を直列接続した構造であ
る。
変換器１０２と同期整流回路１０７との構造にあ
る。つまり直流−交流変換器１０２及び同期整流
回路１０７は共に２個のスイツチ素子２０１と２
０２を並列接続し、その一方のスイツチ素子２０
１にキヤパシタ３０２を直列接続した構造であ
る。
この構造において直流−交流変換器１０２と同
期整流回路１０７の各スイツチ素子２０１と２０
２は共に駆動信号源１１１から与えられる駆動信
号により交互にオン・オフ動作する。フイルタ１
０３のキヤパシタに蓄えられるアナログ入力信号
１０６の電圧を第３図Ａに示すようにeiとする
と、直流−交流変換器１０２を構成するスイツチ
素子２０１と２０２が交互にオン・オフすること
により絶縁トランス１０１の１次巻線には第３図
Ｂに示すようにコモン電圧ecを中心にeiと−eiの
正と負に振れる矩形波電圧３０１が与えられる。
つまりスイツチ素子２０２がオンのとき絶縁トラ
ンス１０１の１次巻線にはフイルタ１０３のキヤ
パシタに蓄えられたアナログ入力信号１０６の電
圧eiが与えられる。スイツチ素子２０１がオンに
なると、絶縁トランス１０１の１次巻線には逆起
電力−eiが発生し、この逆起電力−eiとフイルタ
１０３のキヤパシタに蓄えられたアナログ入力電
圧eiとが加算されてキヤパシタ３０２に与えられ
る。よつてキヤパシタ３０２には第３図Ｃに示す
ように2eiが蓄えられる。このようにフイルタ１
０３のキヤパシタに蓄えられる電圧に対しキヤパ
シタ３０２に蓄えられた電圧が常に２倍の電圧値
となる状態に安定するように動作し、結局絶縁ト
ランス１０１の１次巻線には第３図Ｂに示すよう
な矩形液電圧３０１が与えられる。
期整流回路１０７の各スイツチ素子２０１と２０
２は共に駆動信号源１１１から与えられる駆動信
号により交互にオン・オフ動作する。フイルタ１
０３のキヤパシタに蓄えられるアナログ入力信号
１０６の電圧を第３図Ａに示すようにeiとする
と、直流−交流変換器１０２を構成するスイツチ
素子２０１と２０２が交互にオン・オフすること
により絶縁トランス１０１の１次巻線には第３図
Ｂに示すようにコモン電圧ecを中心にeiと−eiの
正と負に振れる矩形波電圧３０１が与えられる。
つまりスイツチ素子２０２がオンのとき絶縁トラ
ンス１０１の１次巻線にはフイルタ１０３のキヤ
パシタに蓄えられたアナログ入力信号１０６の電
圧eiが与えられる。スイツチ素子２０１がオンに
なると、絶縁トランス１０１の１次巻線には逆起
電力−eiが発生し、この逆起電力−eiとフイルタ
１０３のキヤパシタに蓄えられたアナログ入力電
圧eiとが加算されてキヤパシタ３０２に与えられ
る。よつてキヤパシタ３０２には第３図Ｃに示す
ように2eiが蓄えられる。このようにフイルタ１
０３のキヤパシタに蓄えられる電圧に対しキヤパ
シタ３０２に蓄えられた電圧が常に２倍の電圧値
となる状態に安定するように動作し、結局絶縁ト
ランス１０１の１次巻線には第３図Ｂに示すよう
な矩形液電圧３０１が与えられる。
このように第２図の回路構造によれば絶縁トラ
ンス１０１の１次巻線には正及び負方向が等しい
値の電流が流れるので、絶縁トランス１０１内の
残留エネルギの自然放出による消滅を待つ必要が
ない。
ンス１０１の１次巻線には正及び負方向が等しい
値の電流が流れるので、絶縁トランス１０１内の
残留エネルギの自然放出による消滅を待つ必要が
ない。
従つてこの第２図の回路によれば高速度伝送が
可能となり検出端での速い変化を高密度にプロセ
ス制御装置に伝送することができる。
可能となり検出端での速い変化を高密度にプロセ
ス制御装置に伝送することができる。
尚同期整流回路１０７では絶縁トランス１０１
の２次巻線に発生する矩形波を同期整流し、ホー
ルド回路１０８を構成するキヤパシタ２０４にア
ナログ入力信号１０６の電圧eiに等しい電圧を再
現する。また同期整流回路１０７のキヤパシタ３
０２には2eiが蓄えられる。
の２次巻線に発生する矩形波を同期整流し、ホー
ルド回路１０８を構成するキヤパシタ２０４にア
ナログ入力信号１０６の電圧eiに等しい電圧を再
現する。また同期整流回路１０７のキヤパシタ３
０２には2eiが蓄えられる。
ここで「実公昭52−38897号公報」ではスイツ
チ素子２０１と２０２の内部で結合する駆動信号
の抑制策については何等触れられていない。
チ素子２０１と２０２の内部で結合する駆動信号
の抑制策については何等触れられていない。
また「実公昭52−38897号公報」ではその回路
構造において検出端における断線検出を行うこと
は可能である旨記載されている。然し断線検出の
ために回路に重畳させる電流により誤差が発生す
る点、及びこの誤差を極力小さくしようとする考
慮はなされていない。
構造において検出端における断線検出を行うこと
は可能である旨記載されている。然し断線検出の
ために回路に重畳させる電流により誤差が発生す
る点、及びこの誤差を極力小さくしようとする考
慮はなされていない。
つまり第２図の回路構造においてスイツチ素子
２０１と２０２は駆動信号系とアナログ信号系と
の結合を極力小さくする意味からモス形FETが
用いられる。モス形FTを用いたとしてもゲート
とソース及びドレイン間の静電結合により駆動信
号がアナログ信号系に漏れる欠点がある。この点
第２図の２相励振回路によれば駆動信号の漏洩成
分が第３図Ｄ及びＥに示すように互に逆相関係を
持つことから、その静電結合による駆動信号の漏
洩成分は打消されることが「実公昭52−38897号
公報」の第５欄９〜18行に説明されている。
２０１と２０２は駆動信号系とアナログ信号系と
の結合を極力小さくする意味からモス形FETが
用いられる。モス形FTを用いたとしてもゲート
とソース及びドレイン間の静電結合により駆動信
号がアナログ信号系に漏れる欠点がある。この点
第２図の２相励振回路によれば駆動信号の漏洩成
分が第３図Ｄ及びＥに示すように互に逆相関係を
持つことから、その静電結合による駆動信号の漏
洩成分は打消されることが「実公昭52−38897号
公報」の第５欄９〜18行に説明されている。
ところでモス形FETは一般にサブストレート
を持ち、そのサブストレートはソース又はドレイ
ン電極に接続して使われることが常識化されてい
る。
を持ち、そのサブストレートはソース又はドレイ
ン電極に接続して使われることが常識化されてい
る。
通常の増幅能動素子としてモス形FETを用い
る場合はこの考えは正しい。然し乍ら第２図のよ
うな直流−交流変換器１０２及び同期整流回路１
０７を構成する場合、サブストレートをソース又
はドレインに接続するとアナログ信号系に駆動信
号成分が漏洩することが解つた。この漏洩はスイ
ツチ素子２０１と２０２のゲート電極に一方から
他方の極性に変化する駆動信号が与えられるとき
ゲート−サブストレート間に形成されるゲート洩
れ容量に充放電電流が流れることにより発生す
る。この充放電電流は駆動信号が一方の極性から
他方の極性に変化する場合にだけ流れる。よつて
２個のスイツチ素子２０１と２０２は交互に一方
の極性から他方の極性に変化する駆動信号を受け
て互に相補動作するものであるから、ゲート洩れ
容量を通じて流れる充放電電流による漏洩成分は
互いに打消す成分がなく除去することができな
い。
る場合はこの考えは正しい。然し乍ら第２図のよ
うな直流−交流変換器１０２及び同期整流回路１
０７を構成する場合、サブストレートをソース又
はドレインに接続するとアナログ信号系に駆動信
号成分が漏洩することが解つた。この漏洩はスイ
ツチ素子２０１と２０２のゲート電極に一方から
他方の極性に変化する駆動信号が与えられるとき
ゲート−サブストレート間に形成されるゲート洩
れ容量に充放電電流が流れることにより発生す
る。この充放電電流は駆動信号が一方の極性から
他方の極性に変化する場合にだけ流れる。よつて
２個のスイツチ素子２０１と２０２は交互に一方
の極性から他方の極性に変化する駆動信号を受け
て互に相補動作するものであるから、ゲート洩れ
容量を通じて流れる充放電電流による漏洩成分は
互いに打消す成分がなく除去することができな
い。
＜発明の目的＞
この発明の目的はモス形FETのゲート洩れ容
量に流れる充放電電流による駆動信号の漏洩によ
る影響を除去できる絶縁形プロセス入力装置を提
供するにある。
量に流れる充放電電流による駆動信号の漏洩によ
る影響を除去できる絶縁形プロセス入力装置を提
供するにある。
＜発明の実施例＞
第４図にこの発明の一実施例を示す。この発明
においては直流−交流変換器１０２及び同期整流
回路１０７を絶縁トランス１０１の１次巻線及び
２次巻線のコモン側端４０１にそれぞれ一端が接
続された第１、第２キヤパシタ４０２，４０３
と、絶縁トランス１０１の他端４０４とこれら第
１、第２キヤパシタ４０２と４０３の各他端との
間に接続した第１、第２スイツチ素子４０５，４
０６とにより構成するものである。
においては直流−交流変換器１０２及び同期整流
回路１０７を絶縁トランス１０１の１次巻線及び
２次巻線のコモン側端４０１にそれぞれ一端が接
続された第１、第２キヤパシタ４０２，４０３
と、絶縁トランス１０１の他端４０４とこれら第
１、第２キヤパシタ４０２と４０３の各他端との
間に接続した第１、第２スイツチ素子４０５，４
０６とにより構成するものである。
ここでこの発明の特に特徴とする構造は第１、
第２スイツチ素子４０５，４０６の各サブストレ
ートを共通接続して絶縁トランス１０１の１次及
び２次巻線の各コモン側端に接続した構造にあ
る。
第２スイツチ素子４０５，４０６の各サブストレ
ートを共通接続して絶縁トランス１０１の１次及
び２次巻線の各コモン側端に接続した構造にあ
る。
またこの発明では駆動信号源１１１に２個の絶
縁トランス４１１と４１２を設け、この絶縁トラ
ンス４１１，４１２の各２次巻線側の両端にツエ
ナーダイオードZ1aとZ1b及びZ2bとZ2aを互に逆向
に直列接続し、そのツエナーダイオードZ1aとZ1b
及びZ2aとZ2bの各接続中点を絶縁トランス１０１
の各１次と２次の巻線のそれぞれのコモン側端子
４０１に接続し、絶縁トランス４１１と４１２の
各２次巻線の両端を第１、第２スイツチ素子のゲ
ート電極に接続する。
縁トランス４１１と４１２を設け、この絶縁トラ
ンス４１１，４１２の各２次巻線側の両端にツエ
ナーダイオードZ1aとZ1b及びZ2bとZ2aを互に逆向
に直列接続し、そのツエナーダイオードZ1aとZ1b
及びZ2aとZ2bの各接続中点を絶縁トランス１０１
の各１次と２次の巻線のそれぞれのコモン側端子
４０１に接続し、絶縁トランス４１１と４１２の
各２次巻線の両端を第１、第２スイツチ素子のゲ
ート電極に接続する。
＜発明の作用＞
この発明の回路構造によれば第１キヤパシタ
（フイルタ１０３のキヤパシタを兼用する）４０
２に蓄えられたアナログ入力信号は第１スイツチ
素子４０５がオンとなることにより絶縁トランス
１０１の１次巻線の両端に与えられる。
（フイルタ１０３のキヤパシタを兼用する）４０
２に蓄えられたアナログ入力信号は第１スイツチ
素子４０５がオンとなることにより絶縁トランス
１０１の１次巻線の両端に与えられる。
次に第１スイツチ素子４０５がオフとなるのと
同時に第２スイツチ素子４０６がオンとなる。ス
イツチ素子４０６がオンのときは絶縁トランス１
０１の１次巻線には逆起電力が発生し、この逆起
電力が第２キヤパシタ４０３に与えられる。従つ
て第２キヤパシタ４０３には第１キヤパシタ４０
２に蓄積された電圧と等しい、つまりアナログ入
力電圧と等しく、極性が逆の電圧が蓄積される。
同時に第２スイツチ素子４０６がオンとなる。ス
イツチ素子４０６がオンのときは絶縁トランス１
０１の１次巻線には逆起電力が発生し、この逆起
電力が第２キヤパシタ４０３に与えられる。従つ
て第２キヤパシタ４０３には第１キヤパシタ４０
２に蓄積された電圧と等しい、つまりアナログ入
力電圧と等しく、極性が逆の電圧が蓄積される。
このようにして第１、第２スイツチ素子４０５
と４０６が交互にオン・オフ動作することにより
絶縁トランス１０１の１次巻線には第３図Ｂに示
したような矩形波電圧が与えられ、２次巻線に同
様の矩形波が伝達される。
と４０６が交互にオン・オフ動作することにより
絶縁トランス１０１の１次巻線には第３図Ｂに示
したような矩形波電圧が与えられ、２次巻線に同
様の矩形波が伝達される。
同期整流回路１０７では同様に第１、第２スイ
ツチ素子４０５と４０６が交互にオン・オフ動作
し、絶縁トランス１０１の２次巻線に発生する矩
形波電圧を同期整流する。よつて同期整流回路１
０７の第１及び第２キヤパシタ４０２，４０３に
はアナログ入力電圧にほぼ等しく極性が異なる電
圧が再現される。
ツチ素子４０５と４０６が交互にオン・オフ動作
し、絶縁トランス１０１の２次巻線に発生する矩
形波電圧を同期整流する。よつて同期整流回路１
０７の第１及び第２キヤパシタ４０２，４０３に
はアナログ入力電圧にほぼ等しく極性が異なる電
圧が再現される。
＜発明の効果＞
従つてこの発明の回路構造による場合も第２図
の場合と同様に絶縁トランス１０１の１次巻線に
は交互に逆向の電流が流れ電磁エネルギが蓄積さ
れることはない。よつて第１図で説明したような
高速伝送を不可能とする不都合は生じない。
の場合と同様に絶縁トランス１０１の１次巻線に
は交互に逆向の電流が流れ電磁エネルギが蓄積さ
れることはない。よつて第１図で説明したような
高速伝送を不可能とする不都合は生じない。
更にこの発明の回路によれば第１、第２スイツ
チ素子４０５と４０６のサブストレートがコモン
側に接続されているためゲート洩れ容量に流れる
充放電電流による駆動信号の漏洩による影響を無
視し得る程に小さくできる。
チ素子４０５と４０６のサブストレートがコモン
側に接続されているためゲート洩れ容量に流れる
充放電電流による駆動信号の漏洩による影響を無
視し得る程に小さくできる。
第５図及び第６図において５０１及び６０１は
第１スイツチ素子４０５及び第２スイツチ素子４
０６のゲート洩れ容量、５０２，６０２はゲート
駆動信号源、５０３，６０３は第１及び第２キヤ
パシタ４０２，４０３が接続された側のチヤネル
端子とサブストレートが構成する等価ダイオード
である。
第１スイツチ素子４０５及び第２スイツチ素子４
０６のゲート洩れ容量、５０２，６０２はゲート
駆動信号源、５０３，６０３は第１及び第２キヤ
パシタ４０２，４０３が接続された側のチヤネル
端子とサブストレートが構成する等価ダイオード
である。
この等価回路は駆動信号の反転時において瞬間
的にスイツチ素子４０５と４０６内において生じ
るバイポーラモードの動作状態の影響を表わした
ものである。駆動信号の反転時において、つまり
駆動信号が正極性に立上るときチヤネル端子とサ
ブストレートが構成する等価ダイオード５０３及
び６０３が導通し、ゲート洩れ容量５０１及び６
０１に充電電流が流れる。従来のサブストレート
接続構造を採るとき、つまりサブストレートを第
１及び第２キヤパシタを接続した側のチヤネルに
接続するとき、このゲート洩れ容量５０１，６０
１を流れる充電電流は第１キヤパシタ４０２、第
２キヤパシタ４０３に流入する。この流入により
第１及び第２キヤパシタ４０２と４０３には同一
方向の電圧が充電されアナログ入力値に誤差を生
じさせる。
的にスイツチ素子４０５と４０６内において生じ
るバイポーラモードの動作状態の影響を表わした
ものである。駆動信号の反転時において、つまり
駆動信号が正極性に立上るときチヤネル端子とサ
ブストレートが構成する等価ダイオード５０３及
び６０３が導通し、ゲート洩れ容量５０１及び６
０１に充電電流が流れる。従来のサブストレート
接続構造を採るとき、つまりサブストレートを第
１及び第２キヤパシタを接続した側のチヤネルに
接続するとき、このゲート洩れ容量５０１，６０
１を流れる充電電流は第１キヤパシタ４０２、第
２キヤパシタ４０３に流入する。この流入により
第１及び第２キヤパシタ４０２と４０３には同一
方向の電圧が充電されアナログ入力値に誤差を生
じさせる。
これに対しこの発明ではサブストレートをコモ
ン側に接受したからゲート洩れ容量５０１と６０
１を流れる充電電流は等価ダイオード５０３及び
６０３を通じてコモンに側路され第１及び第２キ
ヤパシタに流入する量を小さくすることができ
る。
ン側に接受したからゲート洩れ容量５０１と６０
１を流れる充電電流は等価ダイオード５０３及び
６０３を通じてコモンに側路され第１及び第２キ
ヤパシタに流入する量を小さくすることができ
る。
よつてこの発明によればゲート洩れ容量５０１
と６０１に流れる充電電流による駆動信号成分の
洩れ量を極小にすることができる。これにより微
弱なアナログ入力信号を高精度に絶縁伝送するこ
とができる。
と６０１に流れる充電電流による駆動信号成分の
洩れ量を極小にすることができる。これにより微
弱なアナログ入力信号を高精度に絶縁伝送するこ
とができる。
この発明では更に第１又は第２スイツチ素子４
０５又は４０６の駆動信号を第４図に点線で示す
ように抵抗器４１３又は４１４を通じてアナログ
信号系に重畳させる構造を付加することができ
る。この構造を付加することにより検出端側に断
線が発生した場合に重畳電流の蓄積により第１、
第２キヤパシタ４０２と４０３の電圧が正又は負
側に振り切れ、この現象により検出端側の断線を
検出できる。
０５又は４０６の駆動信号を第４図に点線で示す
ように抵抗器４１３又は４１４を通じてアナログ
信号系に重畳させる構造を付加することができ
る。この構造を付加することにより検出端側に断
線が発生した場合に重畳電流の蓄積により第１、
第２キヤパシタ４０２と４０３の電圧が正又は負
側に振り切れ、この現象により検出端側の断線を
検出できる。
ここで抵抗器４１４の接続構造を採るとき検出
端側に向つて流れる重畳電流によりフイルタ１０
３を構成するインピーダンス素子に電圧降下が生
じ、この電圧降下分が誤差となる。このためアナ
ログ入力信号の読込み精度を最も高く採るには断
線検出のための重畳電流の注入構造は抵抗器４１
３の接続構造を採ることが最も望ましい。
端側に向つて流れる重畳電流によりフイルタ１０
３を構成するインピーダンス素子に電圧降下が生
じ、この電圧降下分が誤差となる。このためアナ
ログ入力信号の読込み精度を最も高く採るには断
線検出のための重畳電流の注入構造は抵抗器４１
３の接続構造を採ることが最も望ましい。
以上説明したようにこの発明によれば高速伝送
が可能な絶縁形プロセス入力装置を得ることがで
きる。また駆動信号の洩れ成分による伝送誤差の
発生量が極めて小さい絶縁形プロセス入力装置を
得ることができる。更に高速電送が可能でしかも
駆動信号の洩れ成分による誤差発生量が極めて小
さい絶縁形プロモス入力装置に断線検出機能を持
たせることができる。よつてその組合せにより精
度が高く、信頼性も高い絶縁形プロセス入力装置
を得ることができる。
が可能な絶縁形プロセス入力装置を得ることがで
きる。また駆動信号の洩れ成分による伝送誤差の
発生量が極めて小さい絶縁形プロセス入力装置を
得ることができる。更に高速電送が可能でしかも
駆動信号の洩れ成分による誤差発生量が極めて小
さい絶縁形プロモス入力装置に断線検出機能を持
たせることができる。よつてその組合せにより精
度が高く、信頼性も高い絶縁形プロセス入力装置
を得ることができる。
第１図及び第２図は従来公知の絶縁形プロセス
入力装置を説明するための接続図、第３図は第２
図に示した公知の絶縁形プロセス入力装置の動作
を説明するための波形図、第４図はこの発明の一
実施例を示す接続図、第５図、及び第６図はこの
発明の作用効果を説明するための等価回路図であ
る。 １０１：絶縁トランス、１０２：直流−交流変
換器、１０３：フイルタ、１０６：アナログ入力
信号、１０７：同期整流回路、１１１：駆動信号
源、４０１：絶縁トランスの巻線のコモン側端、
４０２：第１キヤパシタ、４０３：第２キヤパシ
タ、４０５：第１スイツチ素子、４０６：第２ス
イツチ素子。
入力装置を説明するための接続図、第３図は第２
図に示した公知の絶縁形プロセス入力装置の動作
を説明するための波形図、第４図はこの発明の一
実施例を示す接続図、第５図、及び第６図はこの
発明の作用効果を説明するための等価回路図であ
る。 １０１：絶縁トランス、１０２：直流−交流変
換器、１０３：フイルタ、１０６：アナログ入力
信号、１０７：同期整流回路、１１１：駆動信号
源、４０１：絶縁トランスの巻線のコモン側端、
４０２：第１キヤパシタ、４０３：第２キヤパシ
タ、４０５：第１スイツチ素子、４０６：第２ス
イツチ素子。
Claims (1)
- 【特許請求の範囲】 １ Ａ 絶縁トランスと、 Ｂ この絶縁トランスの１次巻線のコモン側端に
一端が接続された第１、第２キヤパシタと、 Ｃ これら第１、第２キヤパシタの各他端と上記
１次巻線の他端の間に接続されサブストレート
が上記１次巻線のコモン側端に接続された第
１、第２スイツチ素子と、 Ｄ これら第１、第２キヤパシタ及び第１、第２
スイツチ素子によつて構成される直流−交流変
換器と対称形に上記絶縁トランスの２次巻線に
接続された同期整流回路と、 Ｅ 上記直流−交流変換器の第１又は第２キヤパ
シタの両端にインピーダンス素子を介してアナ
ログ信号を与えるアナログ信号源と、 Ｆ 上記直流−交流変換器及び同期整流回路の第
１と第２スイツチ素子を相補動作させる駆動信
号源と、 を具備して成る絶縁形プロセス入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030837A JPS58147657A (ja) | 1982-02-26 | 1982-02-26 | 絶縁形プロセス入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030837A JPS58147657A (ja) | 1982-02-26 | 1982-02-26 | 絶縁形プロセス入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147657A JPS58147657A (ja) | 1983-09-02 |
| JPH0415516B2 true JPH0415516B2 (ja) | 1992-03-18 |
Family
ID=12314805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57030837A Granted JPS58147657A (ja) | 1982-02-26 | 1982-02-26 | 絶縁形プロセス入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147657A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4694524B2 (ja) * | 2007-03-22 | 2011-06-08 | 三菱電機株式会社 | 絶縁アナログ入力装置 |
-
1982
- 1982-02-26 JP JP57030837A patent/JPS58147657A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58147657A (ja) | 1983-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9684039B2 (en) | Fluxgate magnetic sensor readout apparatus | |
| EP0749227B1 (en) | Transmission using pulse position coding | |
| KR20040103796A (ko) | 2 선식 데이터 통신 방법, 시스템, 제어 장치, 및 데이터기억 장치 | |
| CN105051638A (zh) | 用于开关电容器电平移位器的偏置电路 | |
| JPH0196566A (ja) | 絶縁アナログ電圧感知回路 | |
| JPH0221527B2 (ja) | ||
| JPH0415516B2 (ja) | ||
| WO2017099191A1 (ja) | 信号伝達回路 | |
| JP2858164B2 (ja) | 電源装置 | |
| JPH025335B2 (ja) | ||
| JPH0216294Y2 (ja) | ||
| SU1374367A1 (ru) | Преобразователь напр жени с защитой от асимметрии | |
| JPS5917915B2 (ja) | 信号絶縁回路 | |
| SU1285560A1 (ru) | Усилитель с гальванической разв зкой | |
| JPS58142500A (ja) | 多点デ−タ測定装置 | |
| SU1386928A1 (ru) | Датчик тока вентильного электропривода | |
| JPS588779B2 (ja) | 半導体スイツチの駆動方式 | |
| JPH0234607Y2 (ja) | ||
| JPS6322533Y2 (ja) | ||
| JPH0134425Y2 (ja) | ||
| JPS6315822Y2 (ja) | ||
| SU1575299A1 (ru) | Широтно-импульсный модул тор переменного тока | |
| JPH0293375A (ja) | 電流検出回路 | |
| JPS5946147B2 (ja) | 絶縁装置 | |
| JPS604866A (ja) | ピ−クホ−ルド回路 |