JPH0415548B2 - - Google Patents
Info
- Publication number
- JPH0415548B2 JPH0415548B2 JP17036282A JP17036282A JPH0415548B2 JP H0415548 B2 JPH0415548 B2 JP H0415548B2 JP 17036282 A JP17036282 A JP 17036282A JP 17036282 A JP17036282 A JP 17036282A JP H0415548 B2 JPH0415548 B2 JP H0415548B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- servo
- digital
- head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims 3
- 238000005070 sampling Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000004886 head movement Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
Landscapes
- Moving Of Head For Track Selection And Changing (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、磁気ヘツドの位置決めを行なうた
めのサーボ制御方式を改善した磁気デイスク装置
に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a magnetic disk device with an improved servo control method for positioning a magnetic head.
一般に、磁気デイスク装置においては、磁気ヘ
ツドを磁気デイスク板(以下単にデイスクと称す
る)に対して高精度に位置決めを行なう必要があ
る。このようなヘツドの位置決め制御は、通常サ
ーボ制御と称し、ヘツドの位置および移動速度を
検出することにより行なわれる。
Generally, in a magnetic disk device, it is necessary to position a magnetic head with high precision with respect to a magnetic disk plate (hereinafter simply referred to as a disk). Such head positioning control is usually called servo control and is performed by detecting the position and moving speed of the head.
従来のサーボ制御方式は、第1図に示すように
トランスジユーサ1によりサーボ信号Svが取出
される。このサーボ信号Svは、予めデイスクの
サーボ面に記録されたサーボ情報が電圧信号とし
て読出されたものである。トランスジユーサ1
は、通常ヘツド、プリアンプ、ローパスフイル
タ、およびAGCアンプ等により構成される。サ
ーボ信号Svは、タイミング作成回路2およびピ
ークホールド回路3a〜3dのそれぞれに与えら
れる。タイミング作成回路2は、サーボ信号Sv
に含まれる同期信号に同期するPLL(phase
locked loop)回路を基本に構成され、サーボ信
号Svに含まれるヘツドの位置情報をサンプリン
グするためのサンプルパルスP1〜P4を作成する。
また、ピークホールド回路3a〜3dは、サンプ
ルパルスP1〜P4に同期して、サーボ信号Svのピ
ーク値(波高値)を検出し、ホールドする。 In the conventional servo control system, as shown in FIG. 1, a servo signal Sv is taken out by a transducer 1. This servo signal Sv is obtained by reading servo information recorded in advance on the servo surface of the disk as a voltage signal. Transducer 1
Usually consists of a head, preamplifier, low-pass filter, AGC amplifier, etc. The servo signal Sv is given to each of the timing generation circuit 2 and peak hold circuits 3a to 3d. Timing generation circuit 2 uses servo signal Sv
PLL (phase
The servo signal Sv generates sample pulses P1 to P4 for sampling head position information included in the servo signal Sv.
Further, the peak hold circuits 3a to 3d detect and hold the peak value (wave height value) of the servo signal Sv in synchronization with the sample pulses P1 to P4 .
ここで、第2図にデイスクに記録されたサーボ
情報の状態を示す。すなわち、第2図に示すよう
に、サーボ情報にはサーボデータ(位置情報)を
サンプリングするための同期信号S1〜S4およ
び位置情報を得るための2組のデータA,Bと
C,Dが含まれている。なお、図中a〜hは、サ
ーボ情報が記録されているサーボセクタの各トラ
ツクの境界線を示す。さらに、第3図は第2図の
ように記録されたサーボデータを、サーボトラツ
クの2倍の大きさのヘツドで読出したときのトラ
ンスジユーサ1の出力信号Svを示す。なお第3
図において、a〜hは、ヘツドが第2図のa〜h
に位置している場合に対応するサーボ信号とな
る。また、同期信号S1〜S4は、ヘツドの位置
にかかわらず常に最大振幅を有するように出力さ
れる。 Here, FIG. 2 shows the state of servo information recorded on the disk. That is, as shown in FIG. 2, the servo information includes synchronization signals S1 to S4 for sampling servo data (position information) and two sets of data A, B and C, D for obtaining position information. It is. Note that a to h in the figure indicate boundaries between tracks of servo sectors in which servo information is recorded. Furthermore, FIG. 3 shows the output signal Sv of the transducer 1 when the servo data recorded as shown in FIG. 2 is read out by a head twice the size of the servo track. Furthermore, the third
In the figure, a to h are the heads of a to h in Figure 2.
This is the servo signal that corresponds to the position in the position. Further, the synchronizing signals S1 to S4 are outputted so as to always have the maximum amplitude regardless of the position of the head.
上記のようにピークホールド回路3a〜3dで
ピーク値をホールドされた位置情報は、差動増幅
器(以下オペアンプと称する)4a,4bで補
正、増幅される。このオペアンプ4aの出力信号
は、微分回路6aおよび反転増幅器(オペアンプ
である)5aに与えられる。またオペアンプ4b
の出力信号は、微分回路6cおよび反転増幅器5
bに与えられる。反転増幅器5a,5bの各出力
信号は、微分回路6b,6dのそれぞれに与えら
れる。さらに、オペアンプ4a,4bおよび反転
増幅器5a,5bの各出力信号は、判別回路7に
与えられる。この判別回路7は、位置信号の大小
を判別し、その結果に応じて微分回路6a〜6d
の出力を選択するための選択信号Seを作成する。
この選択信号Seにより、スイツチ回路(通常ア
ナログスイツチ回路)8は微分回路6a〜6dの
各出力信号を選択しヘツドの移動速度を示す速度
信号Vとして出力する。また、オペアンプ4aの
出力信号は、ヘツドの位置を示す位置信号Iとし
て転送される。 The position information whose peak value is held by the peak hold circuits 3a to 3d as described above is corrected and amplified by differential amplifiers (hereinafter referred to as operational amplifiers) 4a and 4b. The output signal of this operational amplifier 4a is given to a differentiating circuit 6a and an inverting amplifier (an operational amplifier) 5a. Also operational amplifier 4b
The output signal is sent to the differentiating circuit 6c and the inverting amplifier 5
given to b. Each output signal of inverting amplifiers 5a and 5b is given to differentiating circuits 6b and 6d, respectively. Further, each output signal of the operational amplifiers 4a, 4b and the inverting amplifiers 5a, 5b is provided to a discrimination circuit 7. This discrimination circuit 7 discriminates the magnitude of the position signal, and depending on the result, differentiates circuits 6a to 6d.
Create a selection signal Se to select the output of .
In response to this selection signal Se, a switch circuit (usually an analog switch circuit) 8 selects each output signal of the differentiating circuits 6a to 6d and outputs it as a speed signal V indicating the moving speed of the head. Further, the output signal of the operational amplifier 4a is transferred as a position signal I indicating the position of the head.
上記のようなサーボ制御方式において、トラン
スジユーサ1からのサーボ信号Svに基づいて位
置情報を作成する際のタイミングチヤートを第4
図に示す。まず、図中aは、トランジユーサ1の
出力信号Svを反転したものである。この信号a
から同期信号S1〜S4を判別し、同期パルスb
を検出する。タイミング作成回路2は、同期パル
スbに同期するPLLを備え、このPLLに基づい
てサンプリングパルスP1〜P4を作成することに
なる。また、図中の信号eは、サンプリングパル
スP1にしたがつて、信号aの位置情報A′のピー
ク値(波高値)を取出すピークホールド信号であ
る。この信号eの中に破線で示された位置情報
A′が、第4図に示すようにホールドされる。ま
た図中の信号fは、ヘツドが移動したときに変化
する信号A′とその際のピークホールド信号の状
態を模式化したものである。 In the above servo control method, the timing chart when creating position information based on the servo signal Sv from the transducer 1 is shown in the fourth diagram.
As shown in the figure. First, a in the figure is an inverted version of the output signal Sv of the transistor 1. This signal a
The synchronization signals S1 to S4 are determined from the synchronization pulse b
Detect. The timing generation circuit 2 includes a PLL that is synchronized with the synchronization pulse b, and generates sampling pulses P 1 to P 4 based on this PLL. Further, the signal e in the figure is a peak hold signal that extracts the peak value (wave height value) of the position information A' of the signal a in accordance with the sampling pulse P1 . Position information indicated by a broken line in this signal e
A' is held as shown in FIG. Further, the signal f in the figure is a schematic representation of the signal A' that changes when the head moves and the state of the peak hold signal at that time.
ここで、上記第1図に示すピークホールド回路
3a〜3dは、具体的には例えば第5図に示すよ
うな回路である。すなわち、信号線73にサンプ
リングパルス(例えばP1)が供給され、また信
号線74にはサーボ信号Svが供給される。いま、
サンプリングパルスP1が「1」になると、ゲー
ト回路70の出力が「1」になり、サーボ信号
Svによりトランジスタ71,72が動作する。
そして、信号線77が、サーボ信号Svに対応す
る値になるようにコンデンサ76が充電される。
このサーボ信号Svが、信号線77の信号より小
さくなると、トランジスタ72はオフ状態とな
る。したがつて、信号線77の信号は抵抗器75
を通つてゆつくりと放電される。この場合、放電
定数はヘツドの移動に伴つて変化する位置情報
A′の最大変化が識別できるように定められてい
る。さらに、サンプリングパルスP1が「0」に
なると、ゲート回路70の出力は「0」になり、
トランジスタ71,72は共にオフ状態となる。
したがつて、この場合にも、信号線77の信号は
抵抗器75を通つてゆつくりと放電され、適当に
位置情報がピークホールドされることになる。な
お、第5図のR1〜R3は抵抗器である。次に、上
記のようなピークホールド信号に基づいて、位置
信号Iおよび速度信号Vを作成する具体的回路を
第6図に示す。すなわち、第1図に示すオペアン
プ4a,4b、反転増幅器5a,5b、微分回路
6a〜6d、およびアナログスイツチ回路8に相
当する回路からなる。さらに、判別回路7は、第
6図に示すようにオペアンプ9a,9bおよびデ
コーダ10からなる。なお、図中R10〜R35は抵
抗器、C1〜C4はコンデンサである。 Here, the peak hold circuits 3a to 3d shown in FIG. 1 are specifically circuits as shown in FIG. 5, for example. That is, a sampling pulse (for example, P 1 ) is supplied to the signal line 73, and a servo signal Sv is supplied to the signal line 74. now,
When the sampling pulse P1 becomes " 1 ", the output of the gate circuit 70 becomes "1", and the servo signal
Transistors 71 and 72 operate due to Sv.
Then, the capacitor 76 is charged so that the signal line 77 has a value corresponding to the servo signal Sv.
When this servo signal Sv becomes smaller than the signal on the signal line 77, the transistor 72 is turned off. Therefore, the signal on signal line 77 is connected to resistor 75.
It is discharged slowly through the In this case, the discharge constant is the position information that changes as the head moves.
It is determined so that the maximum change in A' can be identified. Furthermore, when the sampling pulse P1 becomes "0", the output of the gate circuit 70 becomes "0",
Both transistors 71 and 72 are turned off.
Therefore, in this case as well, the signal on the signal line 77 is slowly discharged through the resistor 75, and the position information is appropriately peak-held. Note that R 1 to R 3 in FIG. 5 are resistors. Next, FIG. 6 shows a specific circuit for creating a position signal I and a speed signal V based on the peak hold signal as described above. That is, it consists of circuits corresponding to operational amplifiers 4a and 4b, inverting amplifiers 5a and 5b, differentiating circuits 6a to 6d, and analog switch circuit 8 shown in FIG. Further, the discrimination circuit 7 includes operational amplifiers 9a, 9b and a decoder 10, as shown in FIG. In addition, in the figure, R 10 to R 35 are resistors, and C 1 to C 4 are capacitors.
このような回路において、ヘツドがトラツクを
横切つて移動するとき、サンプルされピークホー
ルドされた位置情報の包絡線は、サーボ信号Sv
中のA−A′,B−B′,C−C′,D−D′(第3図に
示す)に対応して、第7図のA〜Dのような信号
として作成される。この信号A〜Dは、第6図に
示すようにオペアンプ4a,4bの各入力端子に
与えられる。したがつて、オペアンプ4aから信
号A−Bが出力し、またオペアンプ4bからは信
号C−Dが出力する。この場合、信号A−Bは信
号C−Dに対し位相が90°ずれた波形となる。な
お、図中a〜hは、第2図に示す同符号のトラツ
ク位置をヘツドが通過する瞬間の値に対応する。
ここで、サーボトラツクに対し、ヘツドの幅(読
出し幅)が2倍の大きさのヘツドを用いるので、
データトラツク幅がサーボトラツク幅の2倍であ
るとして、ヘツドを第2図aの位置に静止させ
る。この位置をトラツク「0」とすると、トラツ
クが重ならずに静止できる次のトラツク(例えば
トラツク「1」)は、eの位置である。こうする
と、ヘツドが停止できる位置a,eは、信号C−
Dの大きさが「0」となる位置に対応する。次
に、図中の信号Eは、信号A−Bが正であるとき
「1」、負のときに「0」であるように電圧比較し
た結果である。この信号Eが「1」のときに信号
C−Dを、また「0」のときに信号C−Dの反転
信号を取出し接続したものが信号Fである。この
信号Fは、傾斜部分のゼロクロス位置がデータト
ラツクの中央に相当し、この位置から図中左方に
ずれると負の値、右方にずれると正の値をとり、
ずれ量に応じてその値が変化する。したがつて、
信号Fは変位の方向まで含んだ位置信号である。
ヘツドがトラツク上に静止するための位置制御時
には、位置信号の極性がトラツクセンターに対し
て信号Fのようになるように位置信号を作成す
る。このため、ヘツドの停止位置が図中a点に対
応する場合には、信号C−Dに従つて移動し、目
的トラツク上でその極性に従つて位置制御を行な
う。また、図中e点に対応する位置にヘツドを停
止させる場合には、図中のJで示す信号D−Cに
従つて移動し、目的トラツク上で位置制御を行な
う。このため、位置信号として信号C−Dを用い
るか、信号D−Cを用いるかをヘツドの移動に先
立つて目的トラツクが偶数トラツクであるか、ま
たは奇数トラツクであるかによつて判定する必要
がある。この判定に従つて、タイミング作成回路
2のサンプリングパルスP1〜P4の順序を変える
ことにより、例えばオペアンプ4aに入力される
データを変換し、必要に応じて信号C−Dまたは
信号D−Cを信号線11に得ることができる。こ
のようにして、信号線11にはヘツドの移動時に
移動速度に応じて変化し、またヘツドがトラツク
上を横切るときゼロ・クロスを行ない、目的トラ
ツク上において常にトラツク中心からの変位量が
極性と方向の対応を含めて同じとなる位置信号I
が得られる。 In such a circuit, as the head moves across the track, the envelope of the sampled peak-held position information is equal to the servo signal Sv.
The signals A to D in FIG. 7 are created corresponding to A-A', B-B', C-C', and D-D' (shown in FIG. 3). These signals A to D are applied to each input terminal of operational amplifiers 4a and 4b as shown in FIG. Therefore, the signal A-B is output from the operational amplifier 4a, and the signal CD is output from the operational amplifier 4b. In this case, the signal A-B has a waveform whose phase is shifted by 90 degrees from the signal CD. Note that a to h in the figure correspond to values at the moment when the head passes the track position with the same symbol as shown in FIG.
Here, since a head whose width (read width) is twice that of the servo track is used,
Assuming that the data track width is twice the servo track width, the head is brought to rest at the position shown in FIG. 2a. If this position is defined as track "0", then the next track (for example, track "1") that can stand still without overlapping tracks is at position e. In this way, the positions a and e where the head can stop are determined by the signal C-
This corresponds to the position where the magnitude of D is "0". Next, the signal E in the figure is the result of voltage comparison such that when the signal A-B is positive, it is "1" and when it is negative, it is "0". A signal F is obtained by taking out and connecting the signal CD when the signal E is "1" and the inverted signal of the signal CD when the signal E is "0". In this signal F, the zero cross position of the slope corresponds to the center of the data track, and if it deviates from this position to the left in the figure, it takes a negative value, and if it deviates to the right, it takes a positive value.
The value changes depending on the amount of deviation. Therefore,
The signal F is a position signal including the direction of displacement.
When controlling the position so that the head comes to rest on the track, the position signal is created so that the polarity of the position signal becomes signal F with respect to the track center. Therefore, when the stop position of the head corresponds to point a in the figure, it moves in accordance with the signal CD and performs position control on the target track in accordance with its polarity. Further, when the head is to be stopped at a position corresponding to point e in the figure, it moves in accordance with the signal D-C indicated by J in the figure and performs position control on the target track. Therefore, it is necessary to determine whether to use the signal CD or the signal D-C as a position signal depending on whether the target track is an even numbered track or an odd numbered track before moving the head. be. According to this determination, by changing the order of the sampling pulses P 1 to P 4 of the timing generation circuit 2, for example, the data input to the operational amplifier 4a is converted, and the signal C-D or the signal D-C is converted as necessary. can be obtained on the signal line 11. In this way, the signal line 11 changes depending on the moving speed when the head moves, and also makes a zero crossing when the head crosses the track, so that the amount of displacement from the track center always matches the polarity on the target track. Position signals I that are the same including direction correspondence
is obtained.
さらに、ヘツドが移動するシーク動作時には、
ヘツドの速度を検出することが必要となる。この
速度信号は、上記位置信号を微分回路6a〜6d
により微分されて得られる。例えば、信号線13
に信号A−Bが出力され、この信号A−Bが反転
増幅器5aにより反転された信号Hである信号B
−Aが信号線14に得られる。同様に信号線11
に信号C−D(信号K)が得られると、その反転
した信号Jである信号D−Cが信号線12に得ら
れる。この信号H,J,Kがオペアンプ9a,9
bに与えられ、大小が判別される。そして、その
出力がデコーダ10によりデコードされると、第
7図に示す信号L〜Pが得られる。この信号Lが
「1」のときに信号C−D、信号Mが「1」のと
きに信号B−A、信号Nが「1」のとき信号D−
Cおよび信号Pが「1」のときに信号A−Bを抜
き取つて接続すると、信号Qを得ることができ
る。この信号Qは、位置信号の直線性の良い部分
だけを取出しており、接続部分を除き移動量を正
確に表わしている。また、方向も図中左方向への
移動に対しては負の傾斜、右方向の移動に対して
は正の傾斜となることによつて表現される、した
がつて、この信号Qを微分することにより、正確
な速度信号を得ることができる。実際には、接続
部分の不具合を解消するために、信号線11〜1
4の各信号を微分回路6a〜6dによつて微分し
た結果を、選択信号L〜Pにより動作するアナロ
グスイツチ回路8から選択する。この選択された
信号が所望の速度信号Vとして出力される。 Furthermore, during a seek operation in which the head moves,
It is necessary to detect the speed of the head. This speed signal is obtained by differentiating the position signal from differentiating circuits 6a to 6d.
It is obtained by differentiating by. For example, signal line 13
A signal A-B is outputted to a signal B, which is a signal H obtained by inverting this signal A-B by an inverting amplifier 5a.
-A is obtained on the signal line 14. Similarly, signal line 11
When the signal CD (signal K) is obtained on the signal line 12, the signal D-C, which is the inverted signal J, is obtained on the signal line 12. These signals H, J, K are operational amplifiers 9a, 9
b, and the size is determined. When the output is decoded by the decoder 10, signals L to P shown in FIG. 7 are obtained. When this signal L is "1", the signal C-D, when the signal M is "1", the signal B-A, and when the signal N is "1", the signal D-
When signal C and signal P are "1", signal Q can be obtained by extracting and connecting signals A and B. This signal Q extracts only the portion of the position signal with good linearity, and accurately represents the amount of movement except for the connection portion. Also, the direction is expressed by a negative slope for movement to the left in the figure, and a positive slope for movement to the right. Therefore, this signal Q is differentiated. By doing so, accurate speed signals can be obtained. In reality, in order to eliminate problems with the connection part, signal lines 11 to 1 are
The results obtained by differentiating each of the four signals by the differentiating circuits 6a to 6d are selected from the analog switch circuit 8 operated by the selection signals L to P. This selected signal is output as a desired speed signal V.
上記のようにして、ヘツドの位置および移動速
度を検出して、サーボ制御を行なうことができ
る。しかしながら、このような従来の方式では、
上記のようにオペアンプ等を多用したアナログ信
号処理回路によつて構成されているため、非常に
多くの回転素子を必要とする。また、磁気デイス
ク装置毎に異なるサーボ制御系の特性に対応させ
ることは極めて困難であるため、構成部品の縮小
化が困難であるなどの欠点があつた。 As described above, the position and moving speed of the head can be detected to perform servo control. However, in such conventional methods,
As described above, since it is constituted by an analog signal processing circuit that makes extensive use of operational amplifiers and the like, it requires a very large number of rotating elements. Furthermore, it is extremely difficult to accommodate the characteristics of the servo control system, which differs from magnetic disk device to magnetic disk device, resulting in drawbacks such as difficulty in downsizing the component parts.
この発明は上記の事情を鑑みてなされたもの
で、サーボ制御方式において、ヘツドの位置およ
び移動速度を検出する回路をデジタル信号処理回
路として構成することにより、サーボ制御回路の
高集積化および汎用化を実現できるようにした磁
気デイスク装置を提供することを目的とする。
This invention has been made in view of the above circumstances, and in the servo control system, by configuring the circuit for detecting the position and moving speed of the head as a digital signal processing circuit, the servo control circuit can be highly integrated and versatile. An object of the present invention is to provide a magnetic disk device that can realize the following.
すなわち、この発明においては、サーボ制御回
路において、ピークホールド回路から出力するピ
ークホールド信号をアナログ・デジタル変換回路
でデジタル信号に変換する。このデジタル信号に
基づいて、ヘツドの位置情報を第1のデジタル加
減算器で算出する。そして、この算出結果に基づ
いて、ヘツドの移動速度情報を第2のデジタル加
減器で算出する。これにより、サーボ制御回路の
主要部をデジタル信号処理回路として構成するこ
とができるものである。
That is, in the present invention, in the servo control circuit, the peak hold signal output from the peak hold circuit is converted into a digital signal by the analog-to-digital conversion circuit. Based on this digital signal, head position information is calculated by a first digital adder/subtracter. Then, based on this calculation result, the moving speed information of the head is calculated by the second digital adder/subtractor. Thereby, the main part of the servo control circuit can be configured as a digital signal processing circuit.
以下図面を参照してこの発明の一実施例につい
て説明する。第8図はこの発明に係るサーボ制御
回路の構成を示すブロツク図である。図におい
て、21はセレクト回路(例えばアナログスイツ
チ回路)でタイミング作成回路20からのサンプ
リングパルスP1〜P4により、ピークホールド回
路3a〜3dから出力する各ピークホールド信号
の中からいずれかを選択する。サンプリングパル
スP1〜P4は、上述したようにトランスジユーサ
1から出力するサーボ信号Svに含まれる同期信
号に基づいて作成される。セレクト回路21で選
択されたピークホールド信号は、アナログ・デジ
タル変換回路(以下A/D変換器と称する)22
に与えられ、デジタル信号に変換される。この各
デジタル信号は、上記サンプリングパルスP1〜
P4のそれぞれにより記憶動作するレジスタ23
a〜23dに格納される。このレジスタ23aお
よび23cに格納された各デジタル信号は、マル
チプレクサ24aに与えられる。同様にレジスタ
23bおよび23dに格納された各デジタル信号
は、マルチプレクサ24bに与えられる。マルチ
プレクサ24a,24bは、選択信号(例えばサ
ンプリングパルスP1)に応じて入力信号の中か
らいずれかを選択する。このマルチプレクサ24
a,24bで選択された各デジタル信号は、デジ
タル加減算器25aに与えられ、例えば減算処理
がなされる。このデジタル加減算器25aの算出
結果は、レジスタ26,27およびフリツプフロ
ツプ28に与えられる。レジスタ26は、サンプ
リングパルスP3により記憶動作し、格納したデ
ジタル信号(算出結果)をヘツドの位置信号Idと
して出力する。フリツプフロツプ28は、タイミ
ング作成回路20からのクロツク信号φ1により
上記算出結果をラツチする。また、レジスタ27
は、タイミング作成回路20からのクロツク信号
φ2により上記算出結果を記憶し、デジタル加減
算器25bに出力する。デジタル加減算器25b
は、レジスタ27の出力とデジタル加減算器25
aの出力とを例えば減算処理してその算出結果を
レジスタ29に出力する。レジスタ29は、上記
クロツク信号φ2により記憶動作し、その格納し
た算出結果をヘツドの移動速度信号Vdとして出
力することになる。なお、他の構成については、
上記第1図と同様であるため同一符号を付して説
明は省略する。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 8 is a block diagram showing the configuration of a servo control circuit according to the present invention. In the figure, 21 is a selection circuit (for example, an analog switch circuit) that selects one of the peak hold signals output from the peak hold circuits 3a to 3d using sampling pulses P1 to P4 from the timing generation circuit 20. . The sampling pulses P 1 to P 4 are created based on the synchronization signal included in the servo signal Sv output from the transducer 1 as described above. The peak hold signal selected by the select circuit 21 is sent to an analog-to-digital conversion circuit (hereinafter referred to as an A/D converter) 22.
and converted into a digital signal. Each of these digital signals corresponds to the sampling pulse P 1 ~
Register 23 which performs storage operation by each of P4
It is stored in a to 23d. Each digital signal stored in registers 23a and 23c is applied to multiplexer 24a. Similarly, each digital signal stored in registers 23b and 23d is applied to multiplexer 24b. Multiplexers 24a and 24b select one of the input signals according to a selection signal (for example, sampling pulse P 1 ). This multiplexer 24
Each of the digital signals selected by a and 24b is applied to a digital adder/subtractor 25a, where, for example, a subtraction process is performed. The calculation result of the digital adder/subtractor 25a is applied to registers 26, 27 and a flip-flop 28. The register 26 performs a storage operation in response to the sampling pulse P3 , and outputs the stored digital signal (calculation result) as the head position signal Id. The flip-flop 28 latches the above calculation result using the clock signal φ 1 from the timing generation circuit 20. Also, register 27
stores the above calculation result using the clock signal φ 2 from the timing generation circuit 20, and outputs it to the digital adder/subtractor 25b. Digital adder/subtractor 25b
is the output of the register 27 and the digital adder/subtractor 25
For example, subtraction processing is performed on the output of a, and the calculation result is output to the register 29. The register 29 performs a storage operation in response to the clock signal φ2 , and outputs the stored calculation result as the head movement speed signal Vd. For other configurations,
Since it is the same as that in FIG. 1 above, the same reference numerals are given and the explanation will be omitted.
このような構成において、第9図および第10
図を参照して動作を説明する。トランスジユーサ
1から出力するサーボ信号Svは、ピークホール
ド回路3a〜3dにそのピーク値(A〜D)をホ
ールドされる。この場合、例えばピークホールド
回路3aは、サンプリングパルスP1に応じてピ
ークホールド信号Aをホールドする。同様に、サ
ンプリングパルスP2〜P4に応じてピークホール
ド回路3a〜3dは、ピークホールド信号B〜D
をそれぞれホールドする。ピークホールド回路3
a〜3dでホールドされた各ピークホールド信号
A〜Dは、セレクト回路21に与えられる。セレ
クト回路21は、例えば第9図に示すサンプリン
グパルスP1でピークホールドされた信号Aをサ
ンプリングパルスP2の期間に選択してA/D変
換器22へ出力する。このA/D変換器22で信
号Aは、デジタル信号Adに変換され、サンプリ
ングパルスP3の開始時にレジスタ23aに格納
される。このような動作が順次繰り返されて、レ
ジスタ23a〜23dに位置情報の包絡線信号に
対応するデジタル信号Ad〜Ddがそれぞれ格納さ
れる。 In such a configuration, FIGS. 9 and 10
The operation will be explained with reference to the figure. The peak values (A to D) of the servo signal Sv output from the transducer 1 are held in peak hold circuits 3a to 3d. In this case, for example, the peak hold circuit 3a holds the peak hold signal A in response to the sampling pulse P1 . Similarly, peak hold circuits 3a to 3d output peak hold signals B to D in response to sampling pulses P2 to P4 .
Hold each. Peak hold circuit 3
Each of the peak hold signals A to D held at points a to 3d is given to the select circuit 21. The selection circuit 21 selects, for example, the signal A whose peak was held by the sampling pulse P 1 shown in FIG. 9 during the period of the sampling pulse P 2 and outputs it to the A/D converter 22. The A/D converter 22 converts the signal A into a digital signal Ad, which is stored in the register 23a at the start of the sampling pulse P3 . Such operations are repeated in sequence, and digital signals Ad to Dd corresponding to the envelope signals of the position information are stored in the registers 23a to 23d, respectively.
レジスタ23a〜23dの各出力信号Ad〜Dd
は、マルチプレクサ24a,24bに与えられ
る。マルチプレクサ24a,24bは、例えば位
置情報Aに対応するレジスタ23aのデジタル信
号Adおよび位置情報Bに対応するレジスタ23
bのデジタル信号Bdをそれぞれ選択し、デジタ
ル加減算器25aに出力する。デジタル加減算器
25aは、例えば減算処理を行なつて、信号A−
Bを算出して出力する。この算出結果は、サンプ
リングパルスP3のタイミングでレジスタ26に
格納される。この場合、フリツプフロツプ28に
は、クロツク信号φ1のタイミングで上記算出結
果の符号(正負)を記録することになる(第10
図の信号FF)。レジスタ26からは、第10図に
示すような信号A−Bに相当する位置信号Idが出
力することになる。同様に、デジタル加減算器2
5aは、位置情報C,Dに対応する各デジタル信
号Cd,Ddに対して減算処理を行なつて、信号C
−Dを算出する。したがつて、レジスタ26から
は第10図に示すような信号C−Dに相当する位
置信号Idを得ることができる。 Each output signal Ad to Dd of registers 23a to 23d
is applied to multiplexers 24a and 24b. The multiplexers 24a and 24b, for example, output the digital signal Ad of the register 23a corresponding to the position information A and the register 23 corresponding to the position information B.
b digital signals Bd are selected and output to the digital adder/subtractor 25a. The digital adder/subtracter 25a performs, for example, subtraction processing to
Calculate and output B. This calculation result is stored in the register 26 at the timing of the sampling pulse P3 . In this case, the sign (positive or negative) of the above calculation result is recorded in the flip-flop 28 at the timing of the clock signal φ1 (10th
Signal FF in figure). The register 26 outputs a position signal Id corresponding to the signal A-B as shown in FIG. Similarly, digital adder/subtractor 2
5a performs subtraction processing on each of the digital signals Cd and Dd corresponding to the position information C and D to obtain the signal C.
-Calculate D. Therefore, the position signal Id corresponding to the signal CD as shown in FIG. 10 can be obtained from the register 26.
また、上記のようにデジタル加減算器25aの
算出結果は、レジスタ27に格納される。このレ
ジスタ27は、第10図に示すようなクロツク信
号φ2により記憶動作する。このクロツク信号φ2
は、発生するときには常にサンプリングパルス
P2と同じタイミングで開始するようにタイミン
グ作成回路20で作成される。さらに、クロツク
信号φ2は、開始時には、デジタル加減算器25
aにおいて、信号C−Dの演算が終了状態である
ように、その作成を制御される。デジタル加減算
器25bは、デジタル加減算器25aの算出結果
およびレジスタ27の出力との間の差を求め、そ
の結果をレジスタ29に格納させる。このように
して、レジスタ29からは、クロツク信号φ2の
間隔内に変化した位置信号(信号C−D)の変化
量、すなわち速度に対応するヘツドの移動速度信
号Vdを出力することができる。 Further, as described above, the calculation result of the digital adder/subtractor 25a is stored in the register 27. This register 27 performs a storage operation in response to a clock signal φ2 as shown in FIG. This clock signal φ2
is always a sampling pulse when it occurs
It is created by the timing creation circuit 20 so that it starts at the same timing as P2 . Furthermore, the clock signal φ 2 is input to the digital adder/subtractor 25 at the start.
At step a, the generation of signal CD is controlled so that the calculation of signal CD is in the completed state. The digital adder/subtractor 25b calculates the difference between the calculation result of the digital adder/subtracter 25a and the output of the register 27, and stores the result in the register 29. In this way, the register 29 can output the head movement speed signal Vd corresponding to the amount of change in the position signal (signal CD), that is, the speed, which changes within the interval of the clock signal φ2 .
以上詳述したようにこの発明によれば、ヘツド
の位置および移動速度を検出するためのサーボ制
御回路の主要部をデジタル信号処理回路として構
成することができる。したがつて、オペアンプ等
の多種,多数の回路素子を省略でき、アナログ回
路を大幅にデジタル回路化できることにより、サ
ーボ制御回路の高集積化および汎用化を実現でき
る。また、磁気デイスク装置全体のコスト低下も
実現できる効果がある。
As described in detail above, according to the present invention, the main part of the servo control circuit for detecting the position and moving speed of the head can be constructed as a digital signal processing circuit. Therefore, a large number of various circuit elements such as operational amplifiers can be omitted, and analog circuits can be largely converted into digital circuits, thereby achieving high integration and general-purpose servo control circuits. Furthermore, there is an effect that the cost of the entire magnetic disk device can be reduced.
第1図は従来のサーボ制御回路の構成を示すブ
ロツク図、第2図は磁気デイスクに記録されるサ
ーボ情報の状態を示す図、第3図および第4図は
従来のサーボ制御回路の動作を説明するための信
号波形図、第5図は第1図に示すピークホールド
回路の具体的回路図、第6図は第1図に示すサー
ボ制御回路の主要部の具体的回路図、第7図はそ
の動作を説明するための信号波形図、第8図はこ
の発明を一実施例に係るサーボ制御回路の構成を
示すブロツク図、第9図および第10図はその動
作を説明するための信号波形図である。
1……トランスジユーサ、3a〜3d……ピー
クホールド回路、20……タイミング作成回路、
22……アナログ・デジタル変換回路、23a〜
23d,26,27,29……レジスタ、24
a,24b……マルチプレクサ、25a,25b
……デジタル加減算器、28……フリツプフロツ
プ。
Figure 1 is a block diagram showing the configuration of a conventional servo control circuit, Figure 2 is a diagram showing the state of servo information recorded on a magnetic disk, and Figures 3 and 4 show the operation of a conventional servo control circuit. A signal waveform diagram for explanation, FIG. 5 is a specific circuit diagram of the peak hold circuit shown in FIG. 1, FIG. 6 is a specific circuit diagram of the main part of the servo control circuit shown in FIG. 1, and FIG. is a signal waveform diagram for explaining its operation, FIG. 8 is a block diagram showing the configuration of a servo control circuit according to an embodiment of the present invention, and FIGS. 9 and 10 are signal waveform diagrams for explaining its operation. FIG. 1... Transducer, 3a to 3d... Peak hold circuit, 20... Timing creation circuit,
22...Analog-digital conversion circuit, 23a~
23d, 26, 27, 29...Register, 24
a, 24b... multiplexer, 25a, 25b
...Digital adder/subtractor, 28...Flip-flop.
Claims (1)
に基づいて磁気ヘツドの位置決めを行なう磁気デ
イスク装置において、上記サーボ情報をサンプリ
ングしそのピーク値を検出するピーク検出回路
と、このピーク検出回路から出力する検出信号を
デジタル信号に変換するアナログ・デジタル変換
回路と、上記デジタル信号に基づいて磁気ヘツド
の位置情報に対応する値を算出する第1のデジタ
ル加減算器と、この第1のデジタル加減算器の算
出結果に基づいて磁気ヘツドの移動速度情報に対
応する値を算出する第2のデジタル加減算器とを
具備することを特徴とする磁気デイスク装置。1. In a magnetic disk device that positions a magnetic head based on servo information recorded in advance on a magnetic disk board, there is a peak detection circuit that samples the servo information and detects its peak value, and a detection output from this peak detection circuit. An analog-to-digital conversion circuit that converts a signal into a digital signal, a first digital adder/subtracter that calculates a value corresponding to position information of the magnetic head based on the digital signal, and a calculation result of the first digital adder/subtracter. A second digital adder/subtracter that calculates a value corresponding to the moving speed information of the magnetic head based on the magnetic head.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17036282A JPS5960769A (en) | 1982-09-29 | 1982-09-29 | Magnetic disk device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17036282A JPS5960769A (en) | 1982-09-29 | 1982-09-29 | Magnetic disk device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5960769A JPS5960769A (en) | 1984-04-06 |
| JPH0415548B2 true JPH0415548B2 (en) | 1992-03-18 |
Family
ID=15903523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17036282A Granted JPS5960769A (en) | 1982-09-29 | 1982-09-29 | Magnetic disk device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5960769A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS648564A (en) * | 1987-06-30 | 1989-01-12 | Toshiba Corp | Magnetic disk device |
-
1982
- 1982-09-29 JP JP17036282A patent/JPS5960769A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5960769A (en) | 1984-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2642518B2 (en) | Offset correction method for magnetic head position signal | |
| JPH0150031B2 (en) | ||
| JPS583158A (en) | Head positioning servo apparatus | |
| JPH06176486A (en) | Magnetic disk device and magnetic disk | |
| KR920006123B1 (en) | Magnetic disk drive and magnetic head positioning method | |
| JPH0415548B2 (en) | ||
| JPS606036B2 (en) | magnetic disk device | |
| JP2608071B2 (en) | Head tracking device | |
| JP2611054B2 (en) | Correction method of data surface servo signal detection sensitivity of magnetic disk drive | |
| JPS61246910A (en) | Tracking controlling device | |
| JPS61172282A (en) | Servo system for magnetic disks | |
| JP2799706B2 (en) | Phase comparison circuit | |
| JPH07287950A (en) | Head position detecting method and head positioning method | |
| JPS6364831B2 (en) | ||
| JPH08321148A (en) | Disk storage | |
| JPH01236480A (en) | Magnetic disk device | |
| JPH06243618A (en) | Magnetic disk unit | |
| JPS61182680A (en) | Servo system for magnetic disks | |
| JPS63316318A (en) | Optical disk device | |
| JPS58194119A (en) | Reproducing circuit of digital magnetic recording signal | |
| JPH02141809A (en) | positioning control device | |
| JPS61168115A (en) | Rotary magnetic recording and reproducing device | |
| JPH0393042A (en) | Position signal generator | |
| JPS6349286B2 (en) | ||
| JPH0135430B2 (en) |