JPH0415636B2 - - Google Patents

Info

Publication number
JPH0415636B2
JPH0415636B2 JP61211597A JP21159786A JPH0415636B2 JP H0415636 B2 JPH0415636 B2 JP H0415636B2 JP 61211597 A JP61211597 A JP 61211597A JP 21159786 A JP21159786 A JP 21159786A JP H0415636 B2 JPH0415636 B2 JP H0415636B2
Authority
JP
Japan
Prior art keywords
sheet
ceramic
history
ceramic substrate
identification display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61211597A
Other languages
Japanese (ja)
Other versions
JPS6263493A (en
Inventor
Toshitada Nezu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21159786A priority Critical patent/JPS6263493A/en
Publication of JPS6263493A publication Critical patent/JPS6263493A/en
Publication of JPH0415636B2 publication Critical patent/JPH0415636B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数のセラミツクシートを積層して構
成される多層セラミツク基板に係り、特に前記セ
ラミツクシートに対して与えられた識別の表示に
特徴を有する多層セラミツク基板に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a multilayer ceramic substrate formed by laminating a plurality of ceramic sheets, and is particularly characterized by the identification given to the ceramic sheets. The present invention relates to a multilayer ceramic substrate having a multilayer ceramic substrate.

〔従来技術〕[Prior art]

セラミツク基板は集積回路モジユールの配線板
として広く用いられている。配線板の集積度の向
上に伴いセラミツク基板の多層化の傾向は著し
い。通常多層セラミツク基板は、導体パターンが
印刷されているセラミツクシートの積層から成
る。セラミツク基板を構成する各セラミツクシー
トは貫通穴をドリル又はパンチにより設け、導電
性のペーストで貫通穴を埋め、導体回路パターン
をシート表面の適当な場所へ印刷することにより
処理される。次いで処理された複数枚のシートが
積み重ねられ、ブレスされ、外形切断され、そし
て焼結されて多層セラミツク基板が形成される。
一方、製造プロセスの変更、論理の変更等によ
り、貫通穴位置、導体配線パターンの追加、削除
を各シート単位に又は全シート同時に施す必要が
ある場合がある。このような場合、各シート単位
の貫通穴情報、導体パターン情報の変更来歴の識
別表示を基板領域内に残しておくことは、製造工
程において前記変更が正しく反映されていること
を示す有効な手段である。
Ceramic substrates are widely used as wiring boards for integrated circuit modules. As the degree of integration of wiring boards increases, there is a remarkable trend toward multilayer ceramic substrates. Multilayer ceramic substrates typically consist of a stack of ceramic sheets on which conductor patterns are printed. Each ceramic sheet constituting the ceramic substrate is processed by drilling or punching through holes, filling the through holes with conductive paste, and printing conductive circuit patterns at appropriate locations on the surface of the sheet. The treated sheets are then stacked, pressed, contour cut, and sintered to form a multilayer ceramic substrate.
On the other hand, due to changes in the manufacturing process, changes in logic, etc., it may be necessary to add or delete through-hole positions, conductor wiring patterns, for each sheet or for all sheets at the same time. In such cases, leaving an identification display of the change history of through-hole information and conductor pattern information for each sheet in the board area is an effective means of showing that the changes are correctly reflected in the manufacturing process. It is.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来においては前記変更来歴の識別表示は代表
して最上層のシートにのみ例えば英数字で表示し
ていたが、これではセラミツク基板完成状態にお
いて、各シートの来歴識別が不充分であるという
欠点がある。また、各シート単位に来歴識別を行
なう例においても、セラミツク基板領域内に表示
していることから、複数シートを積層した状態に
おいては識別不可能になる欠点がある。
Conventionally, the identification of the change history was typically displayed only on the top layer sheet, for example, in alphanumeric characters, but this had the disadvantage that the history of each sheet was insufficiently identified when the ceramic substrate was completed. be. Further, even in the case where the history is identified on a sheet-by-sheet basis, since the history is displayed within the ceramic substrate area, there is a drawback that it becomes impossible to identify the history when a plurality of sheets are stacked.

本発明の目的は、従来のものに見られた前記欠
点を解消するために、複数のセラミツクシートを
積み重ねて構成される多層セラミツク基板の各シ
ート毎の来歴別表示を積層後においても容易に判
読可能にする多層セラミツク基板を提供すること
にある。
It is an object of the present invention, in order to eliminate the above-mentioned drawbacks found in the conventional products, to make it possible to easily read the indication of the provenance of each sheet of a multilayer ceramic substrate made by stacking a plurality of ceramic sheets even after lamination. The object of the present invention is to provide a multilayer ceramic substrate that makes it possible.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、多層セラミツク基板を構成する各セ
ラミツクシートの来歴識別表示を、前記多層セラ
ミツク基板の外形切断線に接して設る。
In the present invention, the history identification display of each ceramic sheet constituting the multilayer ceramic substrate is provided in contact with the outline cutting line of the multilayer ceramic substrate.

〔作 用〕[Effect]

識別表示が外形切断線に設して設けられる為、
積層後の外形切断状態において前記多層セラミツ
ク基板の側面に全ての前記セラミツクシートの来
歴識別表示が現われることになる。
Since the identification mark is placed on the external cutting line,
In the state where the outer shape is cut after lamination, the history identification marks of all the ceramic sheets will appear on the side surface of the multilayer ceramic substrate.

〔実施例〕〔Example〕

以下本発明の一実施例を図面を用いて詳細に説
明する。第1図は多層セラミツク基板の全体構成
を斜視図で示したものである。多層セラミツク基
板は複数のセラミツクシート1で構成され、側面
に各セラミツクシート1の貫通穴明来歴識別表示
4および配線パターン来歴識別表示5が示されて
いる。第2図はセラミツクシート1の平面図を示
したもので、識別表示位置マーク3は例えば来歴
番号を示すものであり、あらかじめ各セラミツク
シート1に共通に表示位置を定め、印刷パターン
で形成される。貫通穴の来歴を示す貫通穴明来歴
識別表示4および、配線パターンの来歴を示す配
線パターン来歴識別表示5は識別表示位置マーク
3の所定の位置に、外形切断線2に接して設けら
れる。ここで、セラミツクシートを積み重ねた場
合には、多層セラミツク基板の中間層のセラミツ
クシートに識別表示位置マークを設けても、中間
層のセラミツクシートの識別表示位置マークは実
際には見えなくなるので、識別表示位置マークは
少なくとも外層のセラミツクシートに設ければよ
く、これにより、識別表示位置マークと来歴識別
表示の位置関係も明確に視認することができる。
An embodiment of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a perspective view showing the overall structure of a multilayer ceramic substrate. The multilayer ceramic substrate is composed of a plurality of ceramic sheets 1, and a through hole history identification display 4 and a wiring pattern history identification display 5 of each ceramic sheet 1 are shown on the side surface. FIG. 2 shows a plan view of the ceramic sheet 1. The identification display position mark 3 indicates, for example, a history number, and the display position is determined in advance on each ceramic sheet 1 in common and is formed with a printed pattern. . A through hole history identification display 4 indicating the history of the through hole and a wiring pattern history identification display 5 indicating the history of the wiring pattern are provided at predetermined positions of the identification display position mark 3 in contact with the outline cutting line 2. Here, when ceramic sheets are stacked, even if an identification display position mark is provided on the intermediate layer ceramic sheet of a multilayer ceramic substrate, the identification display position mark on the intermediate layer ceramic sheet will not actually be visible. The display position mark may be provided at least on the outer ceramic sheet, and thereby the positional relationship between the identification display position mark and the history identification display can be clearly recognized.

第3図は多層セラミツク基板の形成工程を断面
図で示したものである。まず、貫通穴6が各セラ
ミツクシート1に明けられ、同時に、貫通穴明来
歴識別表示4のための貫通穴を、外形接断線2を
またがるように接して第2図で示した識別表示位
置マーク3に対応して穴明けする。次に前記貫通
穴6に対して、スルーホールを形成するための例
えばタングステン(W)等の導体ペーストを充填
すると共に、貫通穴明来歴識別表示4のための貫
通穴にも同様に充填する。次に配線パターン7を
印刷するとともに、配線パターン来歴識別表示5
を、外形接断線2をまたがるように接して第2図
で示した識別表示位置マーク3に対応して印刷す
ることでセラミツクシート1が形成される。次に
各セラミツクシート1を積層した後、外形切断線
2に沿つて切断することにより、各セラミツクシ
ート1の貫通穴明来歴識別表示4と配線パターン
来歴識別表示5が側面に表われる。
FIG. 3 is a sectional view showing the process of forming a multilayer ceramic substrate. First, a through hole 6 is drilled in each ceramic sheet 1, and at the same time, a through hole for a through hole history identification display 4 is placed in contact with the through hole so as to straddle the outline cutting line 2, and an identification display position mark shown in FIG. 2 is made. Drill a hole corresponding to step 3. Next, the through hole 6 is filled with a conductive paste such as tungsten (W) for forming the through hole, and the through hole for the through hole history identification display 4 is also filled in the same manner. Next, the wiring pattern 7 is printed, and the wiring pattern history identification display 5
The ceramic sheet 1 is formed by printing the marks so as to straddle the outline cutting line 2 and corresponding to the identification display position mark 3 shown in FIG. Next, after laminating each ceramic sheet 1, the through-hole history identification display 4 and the wiring pattern history identification display 5 of each ceramic sheet 1 appear on the side surface by cutting along the outline cutting line 2.

貫通穴6と配線パターン7がそれぞれ異なる来
歴をとる場合、前記実施例のごとく、それぞれの
来歴を前者は貫通穴に導体ペーストを充填したも
ので、後者は配線パターンで表示することによ
り、両者が適正な来歴の組合わせにあることを容
易に検出できる。両者が同じ場合、いずれか一方
で来歴識別表示をしてもよい。
When the through hole 6 and the wiring pattern 7 have different histories, as in the above embodiment, by displaying their respective histories as the through hole filled with conductive paste for the former and the wiring pattern for the latter, it is possible to distinguish between the two. It can be easily detected that there is a combination of appropriate provenance. If both are the same, either one may be used to identify the history.

また、前記実施例では、必要な箇所にのみ貫通
穴を明け、これら全てに導体ペーストを充填する
ようにしているが、あらかじめ、貫通穴を標準化
して全格子位置に貫通穴を明け、更に識別表示の
ための全貫通穴も同様に明けておき、必要な貫通
穴に対してのみ導体ペーストを充填するようにし
てもよい。この場合、表示のためのペーストの充
填も来歴を表わすように選択的に行なわれる。
In addition, in the above embodiment, through holes are drilled only in necessary locations and all of them are filled with conductive paste, but in advance, through holes are standardized and through holes are drilled at all grid positions, and further identification is required. All the through-holes for display may be opened in the same manner, and only the necessary through-holes may be filled with conductive paste. In this case, the filling of paste for display is also carried out selectively so as to represent the provenance.

〔発明の効果〕〔Effect of the invention〕

以上の説明の如く本発明によれば、多層セラミ
ツク基板の各シートの来歴識別を容易に行なうこ
とができ、適確な品質管理が計れる。
As described above, according to the present invention, the history of each sheet of a multilayer ceramic substrate can be easily identified, and appropriate quality control can be achieved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の全体構成を説明す
るための斜視図、第2図は本発明の一実施例を示
すセラミツクシートの平面図、第3図は本発明の
一実施例の多層セラミツク基板の工程を示す断面
図である。 1……セラミツクシート、2……外形切断線、
3……識別表示位置マーク、4……貫通穴明来歴
識別表示、5……配線パターン来歴識別表示、6
……貫通穴、7……配線パターン。
Fig. 1 is a perspective view for explaining the overall configuration of an embodiment of the present invention, Fig. 2 is a plan view of a ceramic sheet showing an embodiment of the invention, and Fig. 3 is a diagram of an embodiment of the invention. FIG. 3 is a cross-sectional view showing the process of manufacturing a multilayer ceramic substrate. 1...Ceramic sheet, 2...Outline cutting line,
3...Identification display position mark, 4...Through hole history identification display, 5...Wiring pattern history identification display, 6
...Through hole, 7...Wiring pattern.

Claims (1)

【特許請求の範囲】[Claims] 1 貫通穴および導体配線パターンが設けられた
セラミツクシートを複数枚積み重ねて構成される
多層セラミツク基板において、前記複数枚のセラ
ミツクシートの少なくとも外層のセラミツクシー
トに識別表示位置マークが設けられ、前記各セラ
ミツクシート毎に該シートにおける貫通穴および
導体配線パターンの来歴識別表示が前記多層セラ
ミツク基板の外形切断線に接しかつ積層したとき
前記識別表示位置マークに対応する位置に設けら
れ、これらのセラミツクシートが積層され更に外
形切断された状態において前記セラミツクシート
の来歴識別表示が前記多層セラミツク基板の側面
の前記識別表示位置マークに対応する位置に現わ
れることを特徴とする多層セラミツク基板。
1. In a multilayer ceramic substrate formed by stacking a plurality of ceramic sheets provided with through holes and conductor wiring patterns, at least an outer ceramic sheet of the plurality of ceramic sheets is provided with an identification display position mark, and each of the ceramic sheets is provided with an identification display position mark. For each sheet, a history identification mark of the through hole and conductor wiring pattern in the sheet is provided in a position that is in contact with the outline cutting line of the multilayer ceramic substrate and corresponds to the identification mark position mark when stacked, and these ceramic sheets are stacked. A multilayer ceramic substrate characterized in that, in a state in which the ceramic sheet is further cut into an outline, a history identification mark of the ceramic sheet appears at a position corresponding to the identification mark on a side surface of the multilayer ceramic substrate.
JP21159786A 1986-09-10 1986-09-10 Multilayer ceramic board Granted JPS6263493A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21159786A JPS6263493A (en) 1986-09-10 1986-09-10 Multilayer ceramic board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21159786A JPS6263493A (en) 1986-09-10 1986-09-10 Multilayer ceramic board

Publications (2)

Publication Number Publication Date
JPS6263493A JPS6263493A (en) 1987-03-20
JPH0415636B2 true JPH0415636B2 (en) 1992-03-18

Family

ID=16608396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21159786A Granted JPS6263493A (en) 1986-09-10 1986-09-10 Multilayer ceramic board

Country Status (1)

Country Link
JP (1) JPS6263493A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290298A (en) * 1991-03-19 1992-10-14 Nec Corp Multilayer interconnection ceramic substrate and manufacture thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58199512A (en) * 1982-05-17 1983-11-19 日本電気ホームエレクトロニクス株式会社 Method of producing laminated part

Also Published As

Publication number Publication date
JPS6263493A (en) 1987-03-20

Similar Documents

Publication Publication Date Title
JPH0415636B2 (en)
EP0180183A2 (en) Multilayer printed wiring board
JPS61117889A (en) Multilayer ceramic board
US20050109853A1 (en) Print-circuit board forming method and print-circuit board
US6751861B2 (en) Printed circuit board manufacturing method
JP3740711B2 (en) Multilayer printed wiring board
JPH03250789A (en) Multilayer printed circuit board
JP3531858B2 (en) Multilayer printed circuit board
JPH0810791B2 (en) How to display the notation name of a multilayer ceramic substrate
JPS6055696A (en) Ceramic sheet information display method
JPS61168293A (en) Multilayer interconnection substrate
JPH10112587A (en) Manufacture of ceramic multilayer substrate
EP0396524B1 (en) A system and method for manufacture of micro-panels
KR100411253B1 (en) Method for manufacturing multilayer ceramic device
JPH01200690A (en) Printed wiring board
JP3482521B2 (en) Manufacturing method of ceramic green sheet
JPS5843242Y2 (en) printed wiring board
JPH0414951Y2 (en)
JPH0621657A (en) Checking pattern for layer organization of multilayer print wiring board
JP3610591B2 (en) Manufacturing method of multilayer printed wiring board
JPH0770810B2 (en) Method for manufacturing multilayer printed circuit board
JPS60141177U (en) multilayer wiring board
JP2000216069A (en) Manufacturing method of chip component
JPS63102298A (en) Manufacture of multilayer board
JPS59185875U (en) multilayer ceramic substrate