JPH04156785A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、製品の品質検査等に使用されるＩＴＶ（Ｉｎ
ｄｕｓｔｒｉａｌ　Ｔｅ１ｅｖｉｓｉｏｎ）カメラを用
いた画像処理装置に関するものである。

〔従来の技術〕

近年、製品の品質検査に、第５図のＩＴＶカメラ３５を
用いた画像処理装置が用いられることが多くなっている
。例えば、検査チップ４０の品質検査では、いわゆる光
切断方式により行われることがある。この検査方式を以
下に示す。

上記検査チップ４０を所定の被撮像領域４３に配し、２
台の投影器３１・３２から異なる２種類の像をこの検査
チップ４０に順次投影する。そして、投影器３１・３２
から各像が投影されている状態の検査チップ４０を、上
記ＩＴＶカメラ３５により撮像する。このＩＴＶカメラ
３５には、映像信号を格納する領域が形成されたＡ画像
メモリ４１および８画像メモリ４２を有する画像処理部
３６が接続されている。例えば、ＩＴＶカメラ３５によ
る検査チップ４０の撮像画像のうち、投影器３１がら像
が投影されているときの撮像画像をＡ画像、投影器３２
がら像が投影されているときの撮像画像を８画像とする
。また、Ａ画像の映像信号をＡ画像信号、８画像の映像
信号をＢ画像信号とすると、Ａ画像信号およびＢ画像信
号はＩＴＶカメラ３５から画像処理部３６へ出力され、
Ａ画像信号はＡ画像メモリ４１に、Ｂ画像信号は８画像
メモリ４２に記憶される。尚、上記画像処理部３６には
Ａ画像信号およびＢ画像信号の標準合格パターンが予め
セットされている。そして、Ａ画像信号およびＢ画像信
号が、各々Ａ画像メモリ４１および８画像メモリ４２に
取り込まれたとき、上記標準合格パターンの各信号と対
比され、検査チップ４０の合否および不良部位が判断さ
れるようになっている。また、検査チップ４０の撮像が
終了すると、次の検査チップ４０が被撮像領域４３に配
され、連続的に検査が行われるようになっている。

そして、上記投影器３１・３２から投影される像を交互
に連続して切り替えるために、投影器３１・３２の各々
の前方には、液晶シャッタ３３・３４が配置されている
。

上記液晶シャッタ３３・３４はシャッタ制御回路３８に
制御され、一方が開かれているときは他方が閉じられて
おり、液晶シャッタ３３・３４の開閉が所定時間毎に交
互に繰り返されるようになっている。

〔発明が解決しようとする課題］ しかしながら、上記従来の構成では、上記シャッタ制御
回路３８の液晶シャッタ３３・３４の制御は、ＩＴＶカ
メラ３５の撮像動作とは独立して行われているため、１
フレームの撮像期間中に液晶シャッタ３３・３４の開閉
が開始されるという事態が発生する。従って、Ａ画像ま
たは８画像を完全な１フレームの画像として撮像するた
めには、液晶シャッタ３３・３４の開閉動作が行われた
後、次にシャッタの開閉が切り替えられるまでに、最大
２フレ一ム期間の撮像時間を設ける必要がある。即ち、
液晶シャッタ３３・３４の開閉動作開始から、最大１フ
レ一ム期間の記憶に関与しない撮像を経て、その後の撮
像による１フレームの映像信号を、Ａ画像メモリ４１ま
たは８画像メモリ４２に取り込むようになっている。

このように、従来の画像処理装置では、検査に関与しな
い無駄な撮像時間が必要であり、検査チップ４０の検査
に時間がかかるという問題点を有している。

本発明は、上記に鑑みなされたものであって、その目的
は、液晶シャッタ３３・３４の開閉動作の開始時期とＩ
ＴＶカメラ３５の１フレームの撮像開始時期とを一致さ
せることによって、１フレームの撮像期間中に液晶シャ
ッタ３３・３４の開閉が開始されるという事態を回避し
て、検査に関与しない無駄な撮像時間を省略し、検査チ
ップ４０の１個当たりの検査時間を短縮できる画像処理
装置を提供することにある。

〔課題を解決するための手段〕

本発明に係る画像処理装置は、上記課題を解決するため
に、所定の被撮像領域にシャッタ、例えば液晶シャッタ
を通して像を投影する複数の投影手段と、上記シャッタ
の開閉動作を制御するシャッタ制御手段と、上記被撮像
領域に配される被撮像体、例えば検査チップを、所定周
波数の同期信号、例えばフィールド同期信号に基づいて
撮像する撮像手段とを有した画像処理装置において、以
下の手段を講じている。

即ち、上記シャッタ制御手段は、上記同期信号に同期し
てシャッタの開閉動作を制御する。

〔作　用〕

上記の構成によれば、所定の被撮像領域に配される被撮
像体には、複数の投影手段よりシャッタを通して複数の
像が投影される。そして、上記被撮像体は所定周波数の
同期信号に基づいて撮像手段により撮像される。上記シ
ャッタは、その開閉動作をシャッタ制御手段により制御
され、例えば被撮像体には所定の周期で各機がかわるが
わる投影される。このとき、上記シャッタ制御手段は、
上記同期信号に同期してシャッタの開閉動作を制御する
ので、シャッタの開閉動作の開始時期と、撮像手段の１
フレームの撮像開始時期とを一致させることが可能であ
り、撮像手段の１フレームの撮像期間中にシャッタの開
閉が開始されるという事態を回避することができる。

〔実施例〕

本発明の一実施例を第１図ないし第４図に基づいて説明
すれば、以下の通りである。

本実施例の画像処理装置では、第１図に示すように、所
定の被撮像領域１３に配された被撮像体としての検査チ
ップ１４に、異なる像を投影する投影手段としての投影
器１・２が、ＩＴＶカメラ５の両側方に配置されている
。また、投影器１・２の各々の前方には、印加される電
圧によって開閉動作が制御されるシャッタとしての液晶
シャッタ３・４が設置されている。また、ＩＴＶカメラ
５には、映像信号を格納する領域が形成されたＡ画像メ
モリ１１および８画像メモリ１２を有する画像処理部６
が接続されている。

上記投影器１は、例えば、垂直方向に形成された格子の
後方に設けられた光源からレンズを通して光りが照射さ
れ、縦じまの像を投影するものである。

また、投影器２は、例えば、水平方向に形成された格子
が用いられて、投影器１同様に、横じまの像を投影する
ものである。

上記ＩＴＶカメラ５はインタレース方式であり、内部に
図示しない同期信号発生器が設けられている。そして、
この同期信号発生器からは、例えばＨｉｇｈレベルで奇
数フィールド、Ｌｏｗレベルで偶数フィールドを識別す
るためフィールド同期信号が発生されている。

そして、上記ＩＴＶカメラ５のフィールド同期信号を出
力する出力部には、上記フィールド同期信号の周波数を
２分の１に分周する分周器７の入力部が接続されている
。従って、上記分周器７から出力される信号は、１フレ
一ム期間毎にロジックレベルのＨｉｇｈ、Ｌｏｗを繰り
返すものである。

上記分周器７の出力部は、液晶シャッタ３の開閉動作を
制御するシャッタ制御回路８の入力部と接続されている
。さらに、分周器７の出力部は、ＮＯＴ回路９を介して
液晶シャッタ４の開閉動作を制御するシャッタ制御回路
１０の入力部と接続されている。上記ＮＯＴ回路９は上
記分周器７から出力された信号のレベルを反転する回路
であり、分周器７からＨｉｇｈ　（Ｌｏｗ）レベルの信
号が出力された場合、シャッタ制御回路１０の入力部に
はＬｏｗ（Ｈｉｇｈ）レベルの信号が入力されるように
なっている。

上記シャッタ制御回路８（同１０）は、Ｈｔｇｈレベル
の信号が入力されている間、液晶シャッタ３（同４）が
開いた状態を保持し、Ｌｏｗレベルの信号が入力されて
いる間は液晶シャッタ３（同４）が閉じた状態を保持す
るように、液晶シャッタ３（同４）を制御するようにな
っている。

また、上記画像処理部６の入力部には、分周器７の出力
部およびＮＯＴ回路９の出力部が接続されている。そし
て、上記画像処理部６に分周器７からＨｉｇｈレベルの
信号が入力されたとき、ＩＴＶカメラ５から入力されて
いる映像信号が８画像メモリ１２に取り込まれるように
なっている。また、上記画像処理部６にＮＯＴ回路９か
らＨｉｇｈレベルの信号が入力されたとき、ＩＴＶカメ
ラ５から入力されている映像信号がＡ画像メモリ１１に
取り込まれるようになっている。

上記の構成において、上記液晶シャッタ３・４は各々シ
ャッタ制御回路８・１０に制御されて交互に開閉動作を
繰り返す。このシャッタ制御回路８・１０による制御動
作を、第２図のフローチャートにより説明する。

先ず、シャッタ制御回路８は分周器７から信号が入力さ
れたとき（Ｓ　１　）　、その入力信号がＨｉｇｈレベ
ルの場合（Ｓ２）、液晶シャッタ３を開＜　（Ｓ３）。

その後、入力信号がＬｏｗレベルに切り替われば（Ｓ４
）、液晶シャッタ３を閉じる（Ｓ５）。

上記分周器７からの出力信号はＩＴＶカメラ５の同期信
号に同期して、１フレ一ム期間毎にＨｉｇｈレベルとＬ
ｏｗレベルとを繰り返すので、以下、同様に、１フレ一
ム期間毎に液晶シャッタ３の開閉動作を行う。

また、シャッタ制御回路１０は、ＮＯＴ回路９を介した
分周器７からの入力信号に基づいて、上記シャッタ制御
回路８と同様に液晶シャッタ４の開閉動作を制御し、１
フレ一ム期間毎に液晶シャッタ４の開閉動作を行う。尚
、分周器７から出力される信号は、シャッタ制御回路８
と１０とではＨｉｇｈとＬＯＷのレベルが逆転して入力
されるので、液晶シャッタ３と４とは交互に連続的な開
閉動作を繰り返す。

従って、例えば、ＩＴＶカメラ５による検査チップ１４
の撮像画像のうち、投影器１から像が投影されていると
きの撮像画像をＡ画像、投影器２がら像が投影されてい
るときの撮像画像を８画像とすると、ＩＴＶカメラ５に
より１フレ一ム期間毎にＡ画像と８画像とが交互に撮像
されることになる。

上記画像処理部６は、上記分周器７およびＮＯＴ回路９
からの入力信号に基づいて、映像信号をＡ画像メモリ１
１または８画像メモリ１２に取り込む動作を行う。この
画像処理部６による記憶動作を、第３図のフローチャー
トにより説明する。

先ず、分周器７およびＮＯＴ回路９より信号が入力され
たとき（Ｓ　６　）　、分周器７からの入力信号が）１
ｉｇｈレベルの場合（Ｓ７）、映像信号を８画像メモリ
１２に取り込む（Ｓ８）。■フレーム期間後、分周器７
からの入力信号がＬｏｗレベルに替わり、ＮＯＴ回路９
からＨｉｇｈレベルの信号が入力されたとき（Ｓ９）、
映像信号をＡ画像メモリ１２に取り込む（３１０）。以
下、同様に、１フレ一ム期間毎に映像信号をＡ画像メモ
リ１１または８画像メモリ１２に交互に取り込む。

上記シャッタ制御回路８・１０による液晶シャッタ３・
４の開閉動作制御と、上記画像処理部６による映像信号
の取り込み動作とは、共にＩＴＶカメラ５から出力され
るフィールド同期信号の周波数を２分の１に分周した分
周器７から出力される信号に基づいて同期している。そ
して、ＩＴＶカメラ５で撮像された映像信号は、撮像が
行われたフレームの次のフレーム期間内に画像処理部６
に入力されようになっており、例えば、Ａ画像の映像信
号をＡ画像信号、８画像の映像信号をＢ画像信号とする
と、Ａ画像信号はＡ画像メモリ１１に、Ｂ画像信号は８
画像メモリ１２に取り込まれることになる。この同期信
号に基づいた画像処理装置の動作タイミングを、第４図
のタイミングチャートにより説明する。

同図（ａ）の映像信号に対応して、同期信号発生器から
は、同図（ｂ）のフィールド同期信号が、１フイ一ルド
期間毎にＨｉｇｈレベルとＬｏｗレベルとを交互に繰り
返して出力される。

そして、上記フィールド同期信号の周波数が分周器７で
２分の１に分周されるので、分周器７からは、同図（Ｃ
）に示すように、１１フイ一ルド期間毎にＨｉｇｈレベ
ルとＬｏｗレベルとの信号が交互に出力される。

上記分周器７の出力がＨｉｇｈレヘルのベル、同図（ｄ
）および（ｆ）に示すように、液晶シャッタ３は開、液
晶シャッタ４は閉の状態である。従って、Ａ画像がＩＴ
Ｖカメラ５により撮像される。このとき、画像処理部６
は、同図（ｇ）に示すように、８画像メモリ１２に映像
信号を取り込む。このとき取り込まれる映像信号は、１
フレーム前に撮像された８画像のＢ画像信号である。

１フレ一ム期間後、分周器７の出力がＨｉｇｈレベルに
代わり、液晶シャッタ３は閉、液晶シャッタ４は開の状
態になる。従って、８画像がＩＴＶカメラ５により撮像
される。このとき、画像処理部６は、同図（ｅ）に示す
ように、映像信号をＡ画像メモＩＪ１１に取り込む。こ
のとき取り込まれる映像信号は、１フレーム前に撮像さ
れたへ画像のＡ画像信号である。

尚、上記画像処理部６にはＡ画像信号およびＢ画像信号
の標準合格パターンが予めセットされている。そして、
Ａ画像信号およびＢ画像信号が、各々Ａ画像メモリ１１
および８画像メモリ１２に取り込まれたとき、画像処理
部６は、これらＡ画像信号およびＢ画像信号と上記標準
合格パターンの各信号とを対比して、検査チップ１４の
合否および不良部位を判別するようになっている。また
、被撮像領域１３には、Ａ画像および８画像の撮像終了
後、次の検査チップ１４との交換を行う図示しないチッ
プ交換機構が設けられており、連続的に検査が行われる
ようになっている。

上記のように、１フレ一ム期間毎に、Ａ画像はＡ画像メ
モリ１１に、８画像は８画像メモリ１２に連続的に取り
込まれるため、従来の画像処理装置を用いた検査のよう
に映像信号の記憶に関与しない無駄な撮像時間が無く、
検査チップ１４の１個当たりの検査時間を短縮すること
ができる。

〔発明の効果〕 本発明に係る画像処理装置は、以上のように、シャッタ
制御手段は、撮像手段の撮像に基づく所定周波数の同期
信号に同期してシャッタの開閉動作を制御する構成であ
る。

これにより、シャツタ開閉動作の開始時期と撮像手段の
１フレームの撮像開始時期とを一致させることが可能と
なり、１フレームの撮像期間中にシャッタの開閉が開始
されるという事態を回避することができる。従って、例
えば被撮像体の品質検査を行う場合、検査に関与しない
無駄な撮像時間を省略することができ、被撮像体１個当
たりの検査時間を短縮できるという効果を奏する。

【図面の簡単な説明】

第１図ないし第４図は本発明の一実施例を示すものであ
る。 第１図は画像処理装置における制御ブロック図である。 第２図はシャッタ制御回路による制御動作を示すフロー
チャートである。 第３図は画像処理部による記憶動作を示すフローチャー
トである。 第４図は同期信号に基づいた画像処理装置の動作タイミ
ングを示すタイミングチャートである。 第５図は従来例を示すものであり、画像処理装置におけ
る制御ブロック図である。 ｌ・２は投影器（投影手段）、３・４は液晶シャッタ（
シャッタ）、５はＩＴＶカメラ（撮像手段）、６は画像
処理部、７は分周器、８・１ｏはシャッタ制御回路、９
はＮＯＴ回路、１１はＡ画像メモリ、１２は８画像メモ
リ、１３は被撮像領域、１４は検査チップ（被撮像体）
である。

Claims (1)

1. 【特許請求の範囲】 １、所定の被撮像領域にシャッタを通して像を投影する
   複数の投影手段と、上記シャッタの開閉動作を制御する
   シャッタ制御手段と、上記被撮像領域に配される被撮像
   体を、所定周波数の同期信号に基づいて撮像する撮像手
   段とを有した画像処理装置において、 上記シャッタ制御手段は、上記同期信号に同期してシャ
   ッタの開閉動作を制御することを特徴とする画像処理装
   置。