JPH04157542A - アドレス変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、仮想記憶を有するコンピュータシステムにお
いて、論理アドレスを実アドレスに高速に変換するため
のアドレス変換装置に関するものである。

〔従来の技術］ 仮想記憶機能を持つ実記憶装置にローディングされたプ
ログラムは、仮想記憶装置上でのアドレス（仮想アドレ
ス、論理的アドレス）が割り付けられている。しかし、
実記憶装置を参照するアドレスは、実記憶装置の実際の
アドレス（実アドレス〕であるため、プログラムの実行
に際しては、データを参照した時点でその仮想アドレス
を実アドレスに変換する必要がある。そして、このアド
レス変換は、プログラムの実行中に高速に行う必要があ
るので、このためのハードウェア機構（動的アドレス変
換機構）が設けられている。

従来の動的アドレス変換機構では、第３図に示すように
、セグメント・テーブル３０２とページテーブル３０３
を参照して継続的にアドレス変換を行う。仮想ア闘レス
（３０１）（論理アドレス〕３２ビットのうち、ビット
８〜１９は上位８ビツトと下位４ビツトに分けて上位部
でセグメント・テーブル記入項目の番号を、下位部でペ
ージ・テーブル記入項目の番号を表わしている。そして
、セグメント・チー各ル記入項目には、ページ・テーブ
ルの開始アドレスが記憶されている。一方、ページ・テ
ーブル記入項目には、実アドレスの上位１２ビツトが記
憶されている。また、仮想アドレス３０１のビット２０
〜３１は、４にバイトのページ内での変位を表わしてい
る。

動的アドレス変換では、次の順序でアドレス変換を行う
。

■セグメント・テーブル起点レジスタ３００に記憶され
ているセグメント・テーブル３０２の開始アドレスを知
る。

■セグメント番号から、セグメント・テーブル記入項目
を求める。

■ページ・テーブル３０３の開始アドレスを知る。

■ページ番号から、ページ・テーブル記入項目を求める
。

■ページ枠アドレスを実アドレス３０４のビット８〜１
９に設定する。

■仮想アドレス３０１の変位を、そのまま実アドレス３
０４に移す。

これで、実アドレスが求まったことになる。

また、さらに参照頻度の高いページについては、セグメ
ント番号・ページ番号とページ枠アドレスの対応間係を
レジスタ（ＴＬＢ　（ＴｒａｎｓｌａｔｉｏｎＬ　ｏｏ
ｋａｓｉｄｅ　　Ｂ　ｕｆｆｅｒ）に記憶しておき、超
高速にアドレス変換を行う。

これらのアドレス変換については、例えば、「仮想計算
機」昭和５３年１２月２５日共立出版（株）発行、ｐｐ
、３５〜３６に記載されている。

しかしながら、これらのセグメント・テーブル３０２お
よびページ・テーブル３０３は複数のプロセスがそれぞ
れ用いている仮想空間（論理空間）毎に別個に設けられ
ており、メモリをアクセスするプロセスが切り換わる毎
に、論理空間の切換えが必要であった。すなわち、第７
図に示すように、磁気ディスク装置等の外部メモリ１２
に格納されており、多数のプロセスは、いずれもテキス
ト部（操作命令部）Ｔと、データ部（プログラムが走行
した時に利用する数値や文字列等を持つ部分）Ｄとから
形成される。プログラムが走行した後は、テキスト部Ｔ
は各空間に共通であるが、その他の部分はプロセスが使
用する各空間毎に、独立したテーブル１０−１．１０−
２．１０−３．・・・・が作成される。テーブルに格納
される際には、テキスト部Ｔとデータ部りとスタック部
Ｓ（プログラムが走行した際に、メモリのその領域をワ
ークエリア等に利用する部分）が形成される。

そして、第６図に示すように、これら複数の空間１０−
１．ｔｏ−２，１０−３が処理実行単位となっているた
め、プロセスが動作する場合には、論理アドレスを動的
アドレス変換機構またはＴＬＢ等のアドレス変換部１３
により実アドレス１５内のいずれかの値に変換されるが
、別のプロセスの処理に移ると、論理空間も変更される
ため、テーブルを切換える必要があった。

一方、上述のようにテーブルを切換える面倒をなくすた
めに、第８図（ａ）に示すように、最初から複数の論理
空間のデータ部りを１つのテーブルに格納してしまう方
法もある。すなわち、１つの空間の中にプロセス（スレ
ッドと呼ぶ）をｎ個埋め込むとともに、各スレッド毎の
プログラムも最初から同−論理空間用に作成する必要が
ある。

しかし、この場合のテキスト部Ｔとデータ部りは、第８
図（Ｃ）の１０から明らかであるが、例えば、レジスタ
ＲＡの内容をアドレス１０００のメモリに格納する命令
（ｍｏｖｅ　　ＲＡ　　１０００）のように、一般的な
名称で記述されており、プロセスが複数個あるにもかか
わらず、記述は１個で記載されているため、複数の論理
空間毎に分離する処理が必要となる。

そこで、本発明者等は、本願とは別出顧により、第８図
（ｂ）（ｃ）−１ｔに示すように、１つの論理空間内に
、データ部やスタック部へのアクセスをレジスタ相対の
命令で記述している１つのテキスト部と、各プロセス対
応に存在する複数のデータ部とスタック部とを配置し、
多数のプロセス間でテキスト部を共有する方法（「高多
重プロセス制御方法Ｊ）を提案した。これによれば、複
数のプロセスを切換える場合に、テーブルを切換える必
要がなく、資源の排他制御を行う必要もなく、処理を簡
単化して、高速切換えが可能となる。

［発明が解決しようとする課題］ 以上述べたように、従来、同じプログラムを用いて動作
する多数のプロセスを制御する方法としては、（１）テ
キスト部とデータ部とスタック部を１つの論理空間に割
り付けたプロセス（テーブル）を多数作成して、それぞ
れを処理実行単位とする方法（第６図に示す方法）と、
（ｎ）１つの論理空間にテキスト部とデータ部を割り付
けてプロセス間で共有し、各プロセス毎にスタック部を
設けて、これらを処理実行単位とする方法（１１ｉ８’
９（ａ）に示す方法）と、（１）１つの論理空間にプロ
セス間で共有されるテキスト部と、各プロセスのデータ
部とスタック部を置くように制御することで、プロセス
の切換え時に論理空間の切換えを行わずに済ます方法（
第８図（ｂ）に示す方法）とがある。

しかし、前述のように、（ａ）の方法は、プロセスを切
換える度に論理空間の切換えが必要になるため、切換処
理が複雑となり、処理速度の低下を招くという問題があ
る。また（ｂ）の方法は、１つの論理空間を多数のプロ
セスで共有し、かつ１つのプロセス毎に資源を割り当て
ているため、（イ）プロセス間での資源の排他制御が必
要であり、処理が複雑化するとともに性能低下を招くこ
と、（ロ）よく利用されている曲者の方法におけるプロ
グラム記述とはプログラム記述法が異なるため、既存の
プログラムがそのままでは利用できないとともに、特殊
なプログラム作成技術が必要である。

さらに、（Ｃ）の方法は、テキスト部がデータ部にアク
セスするためには、特定のレジスタをベースとして行う
命令で記述されていることが求められる。そのため、コ
ンパイラに、データ部アクセス時にはレジスタをベース
とした命令展開を行う機能が必要になる（第８図（ｃ）
−１１参照）。

本発明の目的は、このような従来の課題を解消し、コン
パイラのレジスタをベースとした命令展開機能を不要と
して、オペレーティングシステムが基本単位とするプロ
セスの切換え処理を高速に実費することが可能なアドレ
ス変換装置を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明のアドレス変換装置は
、プロセッサからアクセス要求された論理アドレスがデ
ータ部であるか否かを判断するアドレス判定回路と、各
プロセス毎のデータ部のアドレス情報を設定したレジス
タと、レジスタの内容を利用して論理アドレスを変更す
る論理アドレス変更回路と、論理アドレスをメモリの実
アドレスに変換するアドレス変換回路とを有することに
特徴がある。

〔作　　用〕

本発明においては、プロセッサから要求された論理アド
レスがデータ部であるか、それ以外のものであるかを判
断し、データ部の論理アドレスについてはレジスタの内
容による変換を行い、その他のものについては従来と同
じように一律に実アドレスに変換する。二のように、従
来の方法では、プロセッサから要求される論理アドレス
の性質を意識せずに、−律に実アドレスに変換していた
のに対して、本発明では、プロセッサから要求されるア
ドレスの性質により、アドレス変換処理を変える。これ
により、コンパイラのレジスタをベースとした命令展開
機能を不要にして、プロセスの切換え処理を高速に実行
することができる。

〔実施例］ 以下、本発明の実施例を、図面に基づいて詳細に説明す
る。

第４図、および第５図は、本発明と従来のアドレス変換
装置の比較説明図である。

従来のアドレス変換装置では、第４図の実線で示すよう
に、プロセッサｌから要求される論理アドレスの性質を
意識することなく、−律にこれを全てアドレス変換回路
５に送り、実アドレスに変換してメモリ６をアクセスし
ていた。

これに対して、本発明のアドレス変換装置では、第４図
の破線で示すように、プロセッサ１から要求される論理
アドレスの性質を判断部２で判断し、その論理アドレス
がデータ部であるか否かを判別する。その判断の結果、
データ部のときには、外付回路によりレジスタ４の内容
を利用して論理アドレスを変更部３で変更してから、ア
ドレス変換回路５に送り、実アドレスに変換してメモリ
６にアクセスするのである。

すなわち、従来の変換機構は、第５図（ａ）に示すよう
に、１つの論理空間内に、１つのテキスト部Ｔと各プロ
セス毎のデータ部り、、　Ｄ、、　Ｄ、とを配置すると
ともに、レジスタ相対の各レジスタに対するオフセット
値に展開するためのコンパイラと、プロセッサ１１アド
レス変換回路５、およびメモリ６を備えたものである。

これに対して、本発明の変換機構は、第５図（ｂ）に示
すように、１つの論理空間内に、１つのテキスト部Ｔと
各プロセス毎のデータ部Ｄ＋ｔＤ＊ｔＤ、とを配置する
とともに、プロセッサ１１アドレス変換回路５、メモリ
６の他に、アドレス判定回路２、論理アドレス変更部３
、およびレジスタ４を備えている。すなわち１本発明に
おいては、従来のコンパイラの代りに、ハードウェア２
，３゜４を新たに設置する。

第１図は、本発明の一実施例を示すアドレス変換装置の
ブロック構成図である。

第１図において、ｌはプログラムを実行し、メモリアク
セスを要求するプロセッサ、２は要求された論理アドレ
スがデータ部であるか、それ以外のスタック部等である
かを判定するアドレス判定回路、３はデータ部の場合に
は、各プロセス毎に設定されたレジスタとオフセット値
を用いてアドレス値を変更するための論理アドレス変更
部、４は各プロセス毎に異なる値を設定したレジスタ、
５は動的アドレス変換機構等のアドレス変換回路、６は
主記憶等のメモリ、２０はデータ論理アドレス線、２１
は非データ論理アドレス線である。

先ず、この装置を動作するには、プロセッサｌがアクセ
スしたい論理アドレスをアドレス判定回路２に出力する
。アドレス判定回路２は、論理アドレスがデータ部であ
るか、それ以外のものであるかを判定し、データ部であ
る場合にはデータ論理アドレス線２ｏに論理アドレスを
送出する。また、データ部でない場合には、非データ論
理アドレス線２１に論理アドレスを出力する。

論理アドレス変更部３は、データ論理アドレス線２０の
論理アドレスと、レジスタ４が保持している内容を基に
して、論理アドレスの変換を行い、その結果の論理アド
レスをアドレス変換回路５に送出する。

一方、非データ論理アドレス線２１の論理アドレスは、
そのままアドレス変換回路５に送出される。アドレス変
換回路５は、受は取った論理アドレスを従来と同じ処理
で実アドレスに変換し、メモリ６に送出する。メモリ６
は、アクセスされた実アドレスの内容を読み出して、こ
れを破線の経路でプロセッサｌに送出する。

第２図は、第１１ｉＩにおける処理フローチャートであ
る。

先ず、プロセッサ１かもアクセスする論理アドレスを送
出する（ステップ１０１）、次に、アドレス判定回路２
は、データ部の論理アドレスであるか否かを判定する（
ステップ１０２）、データ部の論理アドレスであれば、
論理アドレス変更部３がレジスタ４の内容に基づいて、
各プロセス毎の値に論理アドレスを変換する（ステップ
１０３）。アドレス変換回路５は、変更されたデータ部
の論理アドレス、およびそのまま受は取ったそれ以外の
論理アドレスを実アドレスに変換する（ステップ１０４
）、変換された実アドレスでメモリ６にアクセスされ、
実アドレスの内容が読み出されて、プロセッサｌに送出
される（ステップ１０５）。

〔発明の効果〕

以上説明したように、本発明によれば、論理アドレスが
データ部の場合には、ハードウェアにより論理アドレス
をプロセス毎の値に変更するので、コンパイラのレジス
タをベースとした命令展開機能が不要となり、プロセス
の切換え処理を高速に行うことができる。

【図面の簡単な説明】 第１図は本発明の一実施例を示すアドレス変換装置のブ
ロック構成図、第２図は第１図における動作フローチャ
ート、第３図は従来の動的アドレス変換機構の構成図、
第４図および第５図は本発明と従来の動作の比較説明図
、第６図および第７図は従来の第１の例を示すアドレス
変換装置の動作説明図、第８図は従来の第２．第３の例
を示すアドレス変換装置の動作説明図である。 １：プロセッサ、２ニアドレス判定回路、３：論理アド
レス変更部、４：レジスタ、５ニアドレス変換回路、６
：メモリ、２０：データ論理アドレス線、２１２非デー
タ論理アドレス線、１２：外部メモリ、１０−１．１０
−２．１０−３：論理アドレス空間、１３ニアドレス変
換機構、１５：実アドレス、３００：セグメントテーブ
ル起点レジスタ、３０１：仮想アドレスレジスタ、３０
２；セグメントテーブル、３０３：ページテーブル、３
０４：実アドレスレジスタ。 第　　２　　　図 第　　　４　　図 イ這か への ４＝ 咽 ｑ） Ｕ） わ 二 第　　６　　図 第　　７　　図

Claims (1)

【特許請求の範囲】
1. （１）複数のプロセス毎のプログラムを実行するプロセ
   ッサと、該プロセッサからアクセスされるメモリとの間
   に配置されたアドレス変換装置において、上記プロセッ
   サからアクセス要求された論理アドレスがデータ部であ
   るか否かを判断するアドレス判定回路と、各プロセス毎
   のデータ部のアドレス情報を設定したレジスタと、該レ
   ジスタの内容を利用して上記論理アドレスを変更する論
   理アドレス変更回路と、論理アドレスを上記メモリの実
   アドレスに変換するアドレス変換回路とを有することを
   特徴とするアドレス変換装置。