JPH0415874A - 論理回路図出力方法 - Google Patents
論理回路図出力方法Info
- Publication number
- JPH0415874A JPH0415874A JP2117584A JP11758490A JPH0415874A JP H0415874 A JPH0415874 A JP H0415874A JP 2117584 A JP2117584 A JP 2117584A JP 11758490 A JP11758490 A JP 11758490A JP H0415874 A JPH0415874 A JP H0415874A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- signal
- fan
- name
- information table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野]
本発明は、ファンアウト数の表示機能を備えた論理回路
図の表示方法に関するものである。
図の表示方法に関するものである。
[従来の技術]
従来、LSI等の論理回路を搭載するデバイスは、通常
、信号の伝播速度等を保証するために、セルの種類別に
許容ファンアウト数が決められている。許容ファンアウ
ト数とは、あるセルの出力が他のセルに入力できる最大
本数のことであって、許容ファンアウト数以上の本数を
とってしまうと、出力電圧レベルが低下してしまい、論
理レベルの判定でエラーが生じることになる。このため
、論理設計を行うときには、必ず論理を構成するセルの
許容ファンアウト数を考慮して、使用ファンアウト数、
つまりあるセルの出力信号が実際に他のセルに入力する
本数を決める必要がある。
、信号の伝播速度等を保証するために、セルの種類別に
許容ファンアウト数が決められている。許容ファンアウ
ト数とは、あるセルの出力が他のセルに入力できる最大
本数のことであって、許容ファンアウト数以上の本数を
とってしまうと、出力電圧レベルが低下してしまい、論
理レベルの判定でエラーが生じることになる。このため
、論理設計を行うときには、必ず論理を構成するセルの
許容ファンアウト数を考慮して、使用ファンアウト数、
つまりあるセルの出力信号が実際に他のセルに入力する
本数を決める必要がある。
しかしながら、機能論理図作成時には、ゲートレベルの
ファンアウト数が見え難く、許容ファンアウト数のチエ
ツクに多大な工数を必要として1いた。
ファンアウト数が見え難く、許容ファンアウト数のチエ
ツクに多大な工数を必要として1いた。
第6図は、セルの許容ファンアウト数を考慮した従来に
おける論理設計手順の動作フローチャトである。
おける論理設計手順の動作フローチャトである。
DA(設計自動化)システムを利用して、セルの許容フ
ァンアウト数を考慮しながら論理設計を行う場合には、
第6図のフローに示す順序で行っていた。
ァンアウト数を考慮しながら論理設計を行う場合には、
第6図のフローに示す順序で行っていた。
■機能論理モジュールの作成処理→フリップフロップや
デコーダ等のレベルの論理を機能論理モジュールと呼ぶ
が、この機能論理モジュールの名前(モジュールタイプ
名)と、機能論理モジュールで使用する入出力ビンをD
Aシステムに登録する(ステップ61)。
デコーダ等のレベルの論理を機能論理モジュールと呼ぶ
が、この機能論理モジュールの名前(モジュールタイプ
名)と、機能論理モジュールで使用する入出力ビンをD
Aシステムに登録する(ステップ61)。
■論理変換ライブラリの作成処理→LSIのセルに対応
するレベルの論理を詳細論理モジュールと呼び、詳細論
理モジュールを使用して記述された論理を詳細論理と呼
ぶ。次に、機能論理モジュールの内部を詳細論理で記述
した論理変換ライブラリを作成する(ステップ62)。
するレベルの論理を詳細論理モジュールと呼び、詳細論
理モジュールを使用して記述された論理を詳細論理と呼
ぶ。次に、機能論理モジュールの内部を詳細論理で記述
した論理変換ライブラリを作成する(ステップ62)。
■機能論理モジュール集の作成処理−機能論理モジュー
ルと論理変換ライブラリの対応を参照するための資料と
して、機能論理モジュール集を作成する(ステップ63
)。なお、第7図に、機能論理モジュール集の記述内容
の一例を示す。
ルと論理変換ライブラリの対応を参照するための資料と
して、機能論理モジュール集を作成する(ステップ63
)。なお、第7図に、機能論理モジュール集の記述内容
の一例を示す。
■機能論理ファイルの作成処理−機能論理モジュールを
使用して記述した論理を機能論理と呼ぶが、この機能論
理をDAシステムに入力することにより機能論理ファイ
ルを作成する(ステップ64)。
使用して記述した論理を機能論理と呼ぶが、この機能論
理をDAシステムに入力することにより機能論理ファイ
ルを作成する(ステップ64)。
■詳細論理ファイルの自動生成処理−機能論理ファイル
を基に、詳細論理ファイルを自動生成する(ステップ6
5)。この自動生成処理では、DAシステムにおいて、
機能論理ファイル内の機能論理モジュールを、論理変換
ライブラリを基に詳細論理に置き換える処理であって、
この処理により、詳細論理の信号接続情報であるネット
リスト(接続関係をリストで示す図)を出力する。なお
、第8図に、ネットリストの記述内容の一例を示す。
を基に、詳細論理ファイルを自動生成する(ステップ6
5)。この自動生成処理では、DAシステムにおいて、
機能論理ファイル内の機能論理モジュールを、論理変換
ライブラリを基に詳細論理に置き換える処理であって、
この処理により、詳細論理の信号接続情報であるネット
リスト(接続関係をリストで示す図)を出力する。なお
、第8図に、ネットリストの記述内容の一例を示す。
第7図の機能論理モジュール集の記述内容εして、ここ
では、2人力4出力デコーダの例がボされている。機能
論理モジュール集には、モジュールタイプ名61の下に
、機能論理モジュールの論理図シンボル62、詳細論理
図63、機能論理モジュールの入力ビンが必要とする使
用ファンアウト数64、機能論理モジュールの出力ビン
の許容ファンアウト数65が、それぞれ記述されている
。
では、2人力4出力デコーダの例がボされている。機能
論理モジュール集には、モジュールタイプ名61の下に
、機能論理モジュールの論理図シンボル62、詳細論理
図63、機能論理モジュールの入力ビンが必要とする使
用ファンアウト数64、機能論理モジュールの出力ビン
の許容ファンアウト数65が、それぞれ記述されている
。
第8図のネットリストの記述例として、信号名66、信
号の許容ファンアウト数67、信号の使用ファンアウト
数68、信号を出力する詳細論理モジュールの詳細論理
図位置69、信号が入力する詳細論理モジュールの詳細
論理図位置70等が記述されている。
号の許容ファンアウト数67、信号の使用ファンアウト
数68、信号を出力する詳細論理モジュールの詳細論理
図位置69、信号が入力する詳細論理モジュールの詳細
論理図位置70等が記述されている。
第9図は、従来の機能論理図、ネットリスト、および詳
細論理図の出力処理の概略図である。
細論理図の出力処理の概略図である。
91は機能論理ファイル、92は論理変換ライブラリ、
93は詳細論理ファイル、94は機能論理図、95はネ
ットリスト、96は詳細論理図である。また、901は
機能論理ファイル91から機能論理図94を出力する処
理、902はネットリストから機能論理ファイル91を
修正する処理、903は論理変換ライブラリ92かもネ
ットリスト95を自動生成する処理、904は詳細論理
ファイル93から詳細論理図96を出力する処理である
。
93は詳細論理ファイル、94は機能論理図、95はネ
ットリスト、96は詳細論理図である。また、901は
機能論理ファイル91から機能論理図94を出力する処
理、902はネットリストから機能論理ファイル91を
修正する処理、903は論理変換ライブラリ92かもネ
ットリスト95を自動生成する処理、904は詳細論理
ファイル93から詳細論理図96を出力する処理である
。
機能論理モジュールを用いて記述した論理を、DAシス
テムに入力することにより機能論理ファイル91を作成
した後、その機能論理ファイル91から機能論理図出力
処理901を実行することにより機能論理図94を出力
する。また、機能論理モジュールの内部が詳細論理で記
述された論理変換ライブラリ92を基にして、機能論理
ファイル91内の機能論理モジュールを詳細論理に置き
換えることにより、詳細論理ファイル93が自動生成さ
れる。この論理自動生成処理903により、詳細論理の
信号接続情報であるネットリスト95が出力される。こ
のネットリスト95を参照して機能論理ファイル91を
修正する場合には、詳細論理の信号接続情報から機能論
理を修正する。また、詳細論理図96は、詳細論理ファ
イル93から詳細論理図出力処理904を実行すること
により出力される。
テムに入力することにより機能論理ファイル91を作成
した後、その機能論理ファイル91から機能論理図出力
処理901を実行することにより機能論理図94を出力
する。また、機能論理モジュールの内部が詳細論理で記
述された論理変換ライブラリ92を基にして、機能論理
ファイル91内の機能論理モジュールを詳細論理に置き
換えることにより、詳細論理ファイル93が自動生成さ
れる。この論理自動生成処理903により、詳細論理の
信号接続情報であるネットリスト95が出力される。こ
のネットリスト95を参照して機能論理ファイル91を
修正する場合には、詳細論理の信号接続情報から機能論
理を修正する。また、詳細論理図96は、詳細論理ファ
イル93から詳細論理図出力処理904を実行すること
により出力される。
なお、詳細論理の情報を機能論理の作成時に参照できる
ような従来の技術としては、例えば、特開昭62−29
3473号公報に記載された方法があるが、この方法に
おいても、機能論理から詳細論理の信号接続情報を生成
するが、この情報を機能論理図に記述することは行って
いない。
ような従来の技術としては、例えば、特開昭62−29
3473号公報に記載された方法があるが、この方法に
おいても、機能論理から詳細論理の信号接続情報を生成
するが、この情報を機能論理図に記述することは行って
いない。
前述の論理設計の手順において、■機能論理ファイルの
作成作業は、次の■詳細論理ファイルの自動生成処理の
後に判明する信号の使用ファンアウト数を予想しながら
行われる。このため、設計者は、■機能論理モジュール
集作成処理で作成した機能論理モジュール集を参照して
、詳細論理での使用ファンアウト数を計数する。
作成作業は、次の■詳細論理ファイルの自動生成処理の
後に判明する信号の使用ファンアウト数を予想しながら
行われる。このため、設計者は、■機能論理モジュール
集作成処理で作成した機能論理モジュール集を参照して
、詳細論理での使用ファンアウト数を計数する。
しかし、この方法では、使用ファンアウト数をカウント
誤りした場合でも、■詳細論理ファイルの自動生成処理
が終了するまでは判明しない。
誤りした場合でも、■詳細論理ファイルの自動生成処理
が終了するまでは判明しない。
また、上述のように、ネットリスト95を参照しながら
機能論理ファイル91を修正する場合には、詳細論理の
信号接続情報から機能論理を修正するため、信号を出力
する機能論理モジュールを人手により検索しなければな
らず、致方ゲートの中からの検索処理は極めて困難であ
る。この検索作業は、20,000ゲ一ト程度のLSI
で、機能論理の信号数が約1200本の場合には、20
0時間程度の設計工数を必要とする。
機能論理ファイル91を修正する場合には、詳細論理の
信号接続情報から機能論理を修正するため、信号を出力
する機能論理モジュールを人手により検索しなければな
らず、致方ゲートの中からの検索処理は極めて困難であ
る。この検索作業は、20,000ゲ一ト程度のLSI
で、機能論理の信号数が約1200本の場合には、20
0時間程度の設計工数を必要とする。
本発明の目的は、このような従来の課題を解決し、機能
論理ファイル作成時に、ファンアウト対策に多大な工数
を必要とせず、従来のDAシステム上で機能論理図にフ
ァンアウトを表示することが可能な論理回路図出力方法
を提供することにある。
論理ファイル作成時に、ファンアウト対策に多大な工数
を必要とせず、従来のDAシステム上で機能論理図にフ
ァンアウトを表示することが可能な論理回路図出力方法
を提供することにある。
〔課題を解決するための手段]
上記目的を達成するため、本発明の論理回路図出力方法
は、機能論理モジュールの識別名と、該機能論理モジュ
ールの接続端子であるパラメータに対応した信号名と、
該パラメータの信号の接続数(使用ファンアウト数)と
を登録した信号情−テプルを作成し、機能論理モジュー
ルを詳細−環モジュールで記述した論理変換ライブラリ
を検索して、論理回路を構成する機能論理モジュールが
出力する信号の許容ファンアウト数、および使用ファン
アウト数を抽出し、抽出された許容ファンアウト数およ
び使用ファンアウト数をそれぞれ上記信号情報テーブル
に登録し、該信号情報テーブルから表示対象出力側信号
名単位に同一信号名の使用ファンアウト数の加算結果、
および許容ファンアウト数をそれぞれ論理図に表示する
ことに特徴がある。
は、機能論理モジュールの識別名と、該機能論理モジュ
ールの接続端子であるパラメータに対応した信号名と、
該パラメータの信号の接続数(使用ファンアウト数)と
を登録した信号情−テプルを作成し、機能論理モジュー
ルを詳細−環モジュールで記述した論理変換ライブラリ
を検索して、論理回路を構成する機能論理モジュールが
出力する信号の許容ファンアウト数、および使用ファン
アウト数を抽出し、抽出された許容ファンアウト数およ
び使用ファンアウト数をそれぞれ上記信号情報テーブル
に登録し、該信号情報テーブルから表示対象出力側信号
名単位に同一信号名の使用ファンアウト数の加算結果、
および許容ファンアウト数をそれぞれ論理図に表示する
ことに特徴がある。
[作 用)
本発明においては、機能論理モジュールと、その機能論
理モジュールの接続端子であるパラメータに対応した信
号名と、その信号の接続数(使用ファンアウト数)を登
録した信号情報テーブルを作成して、論理回路図製作時
にそのテーブル中の使用ファンアウト数を論理図に表示
する。すなわち、出力側パラメータに対応した信号名単
位に、信号情報テーブルの入力側である同一信号名を検
索することによりネットを認識し、同−不ツドに接続す
る機能論理モジュールを論理変換ライブラリより展開す
ることにより、ネットに関する詳細論理レベルの接続数
、つまり使用ファンアウト数をカウントし、その出力側
信号名に対応する信号情報テーブルに求めた使用ファン
アウト数を格納する。論理図作成時に、機能論理モジュ
ールの出力パラメータを信号情報テーブルから検索し、
対応する使用ファンアウト数を求めることにより、論理
図上に使用ファンアウト数を表示することができる。
理モジュールの接続端子であるパラメータに対応した信
号名と、その信号の接続数(使用ファンアウト数)を登
録した信号情報テーブルを作成して、論理回路図製作時
にそのテーブル中の使用ファンアウト数を論理図に表示
する。すなわち、出力側パラメータに対応した信号名単
位に、信号情報テーブルの入力側である同一信号名を検
索することによりネットを認識し、同−不ツドに接続す
る機能論理モジュールを論理変換ライブラリより展開す
ることにより、ネットに関する詳細論理レベルの接続数
、つまり使用ファンアウト数をカウントし、その出力側
信号名に対応する信号情報テーブルに求めた使用ファン
アウト数を格納する。論理図作成時に、機能論理モジュ
ールの出力パラメータを信号情報テーブルから検索し、
対応する使用ファンアウト数を求めることにより、論理
図上に使用ファンアウト数を表示することができる。
〔実施例]
以下、本発明の実施例を、図面により詳細に説明する。
第2図は、本発明において引用される論理図の例を示す
図である。
図である。
第2図において、010,020は各々論理図、lは論
理図の基本単位、2,6,7.37は信号名、3,36
.41は入出力パラメータ、35は機能論理モジュール
、4はその機能論理モジュ・−ル35のタイプ名、5は
ID名(識別名)である。
理図の基本単位、2,6,7.37は信号名、3,36
.41は入出力パラメータ、35は機能論理モジュール
、4はその機能論理モジュ・−ル35のタイプ名、5は
ID名(識別名)である。
第2図に示すように、論理図中の情報は、機能論理モジ
ュール35とその入力パラメータ36、出力パラメータ
3に与えられた信号名37,2を基本単位としている。
ュール35とその入力パラメータ36、出力パラメータ
3に与えられた信号名37,2を基本単位としている。
すなわち、機能論理モジュール35は、タイプ名4とI
D名5とパラメータ名36,3から構成され、各機能論
理モジュール間は信号名DEF2,6.7により接続関
係を示す。
D名5とパラメータ名36,3から構成され、各機能論
理モジュール間は信号名DEF2,6.7により接続関
係を示す。
第3図は、本発明により新たに作成される信号情報テー
ブルの内容を示す図である。
ブルの内容を示す図である。
本発明においては、第2図に示す論理図情報を第3図に
示すような信号情報テーブルに展開する。
示すような信号情報テーブルに展開する。
展開内容は、タイプ名8、ID名9.170区分10、
パラメータ名11、信号名14であり、各機能論理モジ
ュールのパラメータ単位に信号情報テーブルに登録され
る。パラメータ名11のAとZはタイプ名lの機能論理
モジュール35における入力パラメータIおよび出力パ
ラメータ0であり、パラメータ名11のBおよびCはそ
れぞれタイプ名2および3の機能論理モジュール3目に
おける入力パラメータJである。パラメータ情報として
、パラメータ名11の他に、許容ファンアウト数(出力
信号が他の機能モジュールに入力できる許容最大本数)
12と接続数(出力が実際に他の機能モジュールと接続
されている使用ファンアウト数)13の欄があるが、こ
れらは後述する本発明の処理により自動検索されて、各
欄に登録される。
パラメータ名11、信号名14であり、各機能論理モジ
ュールのパラメータ単位に信号情報テーブルに登録され
る。パラメータ名11のAとZはタイプ名lの機能論理
モジュール35における入力パラメータIおよび出力パ
ラメータ0であり、パラメータ名11のBおよびCはそ
れぞれタイプ名2および3の機能論理モジュール3目に
おける入力パラメータJである。パラメータ情報として
、パラメータ名11の他に、許容ファンアウト数(出力
信号が他の機能モジュールに入力できる許容最大本数)
12と接続数(出力が実際に他の機能モジュールと接続
されている使用ファンアウト数)13の欄があるが、こ
れらは後述する本発明の処理により自動検索されて、各
欄に登録される。
第4図は、機能論理モジュールが登録されている論理変
換ライブラリの図である。
換ライブラリの図である。
第3図に示す信号情報テーブル中の許容ファンアウト数
12の求め方を、第4図により説明する。
12の求め方を、第4図により説明する。
論理変換ライブラリ28は、機能論理モジュールの全タ
イプの詳細論理展開形が登録されている。
イプの詳細論理展開形が登録されている。
ここでは、説明上、タイプ1とタイプ2とタイプ3の各
機能論理モジュールの展開形が示されている。論理変換
ライブラリ28から、信号情報テーブル中のタイプlの
機能論理モジュール35を検索し、そのテーブル中のI
10区分0(38)で1あるパラメータ単位(Z)のフ
ァンアウト数30を抽出することにより、信号情報テー
ブル中の許容ファンアウト数22の欄にセットする。同
じようにして、許容ファンアウト数については、信号情
報テーブル中のI10区用○の全パラメータに対して実
施する。そして、それらを信号情報テーブル中の許容フ
ァンアウト数の欄に記述する。
機能論理モジュールの展開形が示されている。論理変換
ライブラリ28から、信号情報テーブル中のタイプlの
機能論理モジュール35を検索し、そのテーブル中のI
10区分0(38)で1あるパラメータ単位(Z)のフ
ァンアウト数30を抽出することにより、信号情報テー
ブル中の許容ファンアウト数22の欄にセットする。同
じようにして、許容ファンアウト数については、信号情
報テーブル中のI10区用○の全パラメータに対して実
施する。そして、それらを信号情報テーブル中の許容フ
ァンアウト数の欄に記述する。
次に、第3図に示す信号情報テーブル中の接続数13の
求め方を、第4図により説明する。
求め方を、第4図により説明する。
この接続数13はパラメータに接続される信号名の数を
示している。第4図のタイプ2の機能論理モジュール展
開形31を例にして説明すると、第2図のタイプ2の機
能論理モジュール40のパラメータ41に対する展開形
は、第4図における信号名32に該当する。論理変換ラ
イブラリ28を検索することにより、第2図中の信号名
6の接続数は第4図中の信号名32の個数、つまり2個
であることを識別する。そして、この処理により求めた
接続数を信号情報テーブル中の接続数13の欄のタイプ
2に該当する23にセットする。
示している。第4図のタイプ2の機能論理モジュール展
開形31を例にして説明すると、第2図のタイプ2の機
能論理モジュール40のパラメータ41に対する展開形
は、第4図における信号名32に該当する。論理変換ラ
イブラリ28を検索することにより、第2図中の信号名
6の接続数は第4図中の信号名32の個数、つまり2個
であることを識別する。そして、この処理により求めた
接続数を信号情報テーブル中の接続数13の欄のタイプ
2に該当する23にセットする。
このようにして、論理変換ライブラリ28から該当する
タイプの機能モジュールの各パラメータに対する許容フ
ァンアウト数および接続数を求め、信号情報テーブルの
該当欄にセットすることにより、信号情報テーブルが完
成する。
タイプの機能モジュールの各パラメータに対する許容フ
ァンアウト数および接続数を求め、信号情報テーブルの
該当欄にセットすることにより、信号情報テーブルが完
成する。
第5図は、本発明において、論理図中のファンアウト数
表示例を示す図である。
表示例を示す図である。
第5図においては、第2図に示す010の論理図のみを
示している。
示している。
信号情報テーブルを使用して、この論理図上に許容ファ
ンアウト数、使用ファンアウト数を表示する方法を説明
する。
ンアウト数、使用ファンアウト数を表示する方法を説明
する。
論理図を作成する際に、表示対象となる出力側信号名D
EF42に対して、信号情報テーブル中に170区分が
0(38)である同一信号名DEF25を検索し、許容
ファンアウト数5(22)を抽出する。同じようにして
、110区分が1(43)である同一信号名DEF(2
6)および(27ンを検索し、信号名DEF(26)に
対する接続数 2(23)および信号名DEF(27)
に対する接続数2(24)を抽出し、それらの合計の接
続数、つまり使用ファンアウト数4を求める。これらの
処理により求めた許容ファンアウト数と使用ファンアウ
ト数を、第5図の33と34に示すように信号名の直後
に表示する。
EF42に対して、信号情報テーブル中に170区分が
0(38)である同一信号名DEF25を検索し、許容
ファンアウト数5(22)を抽出する。同じようにして
、110区分が1(43)である同一信号名DEF(2
6)および(27ンを検索し、信号名DEF(26)に
対する接続数 2(23)および信号名DEF(27)
に対する接続数2(24)を抽出し、それらの合計の接
続数、つまり使用ファンアウト数4を求める。これらの
処理により求めた許容ファンアウト数と使用ファンアウ
ト数を、第5図の33と34に示すように信号名の直後
に表示する。
以上のようにして、本発明においては、論理図に許容フ
ァンアウト数と使用ファンアウト数とを表示することが
できるので、機能論理ファイルの作成作業中に、使用フ
ァンアウト数と許容ファンアウト数が判明しているため
、工数低減が可能であり、直ちに誤りを修正することが
できる。
ァンアウト数と使用ファンアウト数とを表示することが
できるので、機能論理ファイルの作成作業中に、使用フ
ァンアウト数と許容ファンアウト数が判明しているため
、工数低減が可能であり、直ちに誤りを修正することが
できる。
第1図は、本発明の一実施例を示すファンアウト表示機
能を備えた論理図の表示手順のフローチャートである。
能を備えた論理図の表示手順のフローチャートである。
先ず、論理図上の全ての機能論理モジュール(第2図の
35.40)に関するタイプ名4、ID名5、パラメー
タ3,36.41に関する110区分、パラメータ名3
,36,41、信号名2゜7.37を、第3図の信号情
報テーブルに展開する(ステップ44)。次に、許容フ
ァンアウト数を求めるため、信号情報テーブル中の1/
○区介が0の全てのパラメータ(第3図の39)につい
て論理変換ライブラリ(第4図の28)を検索し、許容
ファンアウト数(第4図の30)を抽出した後、信号情
報テーブル中の許容ファンアウト数の欄(第3図の22
)にセットする(ステップ45)。次に、使用ファンア
ウト数を求めるため、信号情報テーブル中の110区分
が1の全てのパラメータ(第3図の43)について論理
変換ライブラリ(第4図の28)からパラメータと同一
名の信号名(第4図の32)の個数を抽出し、信号情報
テーブル中の接続数(第3図の23)にセットする(ス
テラ、j46)。これにより、信号情報テーブルが完成
した6次に、論理図への許容ファンアウト数、使用ファ
ンアウト数の表示のために、信号情報テーブルを用いて
、表示対象出力側信号名単位に繰り返し下記の処理を実
行する。先ず、使用ファンアウト数のカウンタを初期化
する(ステップ47)。次いて、論理図中の出力側信号
名(第5図の42)に対して、信号情報テーブル中の信
号名(第3図の14)につき、170区用がlで、かつ
同一イル号名のものについて検索する(ステップ48)
。該当する信号名の有無を判定する(ステップ49)。
35.40)に関するタイプ名4、ID名5、パラメー
タ3,36.41に関する110区分、パラメータ名3
,36,41、信号名2゜7.37を、第3図の信号情
報テーブルに展開する(ステップ44)。次に、許容フ
ァンアウト数を求めるため、信号情報テーブル中の1/
○区介が0の全てのパラメータ(第3図の39)につい
て論理変換ライブラリ(第4図の28)を検索し、許容
ファンアウト数(第4図の30)を抽出した後、信号情
報テーブル中の許容ファンアウト数の欄(第3図の22
)にセットする(ステップ45)。次に、使用ファンア
ウト数を求めるため、信号情報テーブル中の110区分
が1の全てのパラメータ(第3図の43)について論理
変換ライブラリ(第4図の28)からパラメータと同一
名の信号名(第4図の32)の個数を抽出し、信号情報
テーブル中の接続数(第3図の23)にセットする(ス
テラ、j46)。これにより、信号情報テーブルが完成
した6次に、論理図への許容ファンアウト数、使用ファ
ンアウト数の表示のために、信号情報テーブルを用いて
、表示対象出力側信号名単位に繰り返し下記の処理を実
行する。先ず、使用ファンアウト数のカウンタを初期化
する(ステップ47)。次いて、論理図中の出力側信号
名(第5図の42)に対して、信号情報テーブル中の信
号名(第3図の14)につき、170区用がlで、かつ
同一イル号名のものについて検索する(ステップ48)
。該当する信号名の有無を判定する(ステップ49)。
該当する信号名が有の場合には、使用ファンアウト数の
カウンタに検索した信号名に対応する接続数(第3図の
23)を加算しくステップ50)、次いで信号情報テー
ブルの検索処理が終了か否かを判定する(ステップ51
)。未終了の場合には、ステップ48に戻り、同一名称
の入力側信号名を検索する。
カウンタに検索した信号名に対応する接続数(第3図の
23)を加算しくステップ50)、次いで信号情報テー
ブルの検索処理が終了か否かを判定する(ステップ51
)。未終了の場合には、ステップ48に戻り、同一名称
の入力側信号名を検索する。
一方、ステップ49で、該当信号名が無い場合には、ス
テップ52まで処理をスキップする。
テップ52まで処理をスキップする。
信号情報テーブルの検索終了後、信号情報テブルから許
容ファンアウト数(第3図の22)を論理図上に表示す
る(第5図の33)(ステップ52)。
容ファンアウト数(第3図の22)を論理図上に表示す
る(第5図の33)(ステップ52)。
次いで、使用ファンアウト数のカウンタより、使用ファ
ンアウト数を論理図上に表示する(第5図の34)(ス
テップ53)。
ンアウト数を論理図上に表示する(第5図の34)(ス
テップ53)。
最後に、処理中信号名が論理図中での最終の出力側信号
名であるか否かを判別する(ステップ54)。最終の出
力側信号名でない場合には、ステップ47に戻って、使
用ファンアウト数カウンタを初期化する。一方、ステッ
プ54で、最終の出力側信号名である場合には、処理を
終了する。
名であるか否かを判別する(ステップ54)。最終の出
力側信号名でない場合には、ステップ47に戻って、使
用ファンアウト数カウンタを初期化する。一方、ステッ
プ54で、最終の出力側信号名である場合には、処理を
終了する。
[発明の効果1
以上説明したように、本発明によれば、機能レベルの論
理図において、ゲートレベルのファンアウト数をプログ
ラムでチエツクして、その結果を論理図上に表示するこ
とができるので、ファンアウト数のチエツク工数を低減
でき、論理設計を行う場合に極めて能率的である。
理図において、ゲートレベルのファンアウト数をプログ
ラムでチエツクして、その結果を論理図上に表示するこ
とができるので、ファンアウト数のチエツク工数を低減
でき、論理設計を行う場合に極めて能率的である。
第1図は本発明の一実施例を示す論理図へのファンアウ
ト数表示処理の手順のフローチャート、第2図は本発明
において、ファンアウト表示する前の論理図の接続関係
図、第3図は本発明で新たに作成される信号情報テーブ
ルの内容を示す図、第4図は機能論理モジュールを登録
した論理変換ライブラリの内容の説明図、第5図は本発
明による論理図中のファンアウト数表示例を示す図、率
6図は従来の論理設計処理の手順のフローチャート、第
7図は従来の機能論理モジュール集の記述内容例を示す
図、第8図は従来のネットリストの記述内容例を示す図
、第9図は従来の機能論理図、ネットリストおよび詳細
論理図の作成処理概要図である。 l:論理図の基本単位、35,40:機能論理モジュー
ル、3,36,41 :入出力パラメータ、2.6,7
,37二信号名、8:信号情報テーブルのタイプ名、9
:同じ<ID名、lO:同じく110区分、ll:同じ
くパラメータ名、12:同じく許容ファンアウト数、1
3:同じく接続数、14:同じく信号名、28:論理変
換ライブラリ、29:機能論理モジュール展開図、30
:展開図中の許容ファンアウト数、32:入力パラメー
タに対応する信号名、61:機能論理モジュール集のモ
ジュールタイプ名、91:機能論理ファイル、92:論
理変換ライブラリ、93:詳細論理ファイル、94:機
能論理図、95:ネットリスト、96:詳細論理図。 第 図 第 論理ヌj表示例 図 第 図
ト数表示処理の手順のフローチャート、第2図は本発明
において、ファンアウト表示する前の論理図の接続関係
図、第3図は本発明で新たに作成される信号情報テーブ
ルの内容を示す図、第4図は機能論理モジュールを登録
した論理変換ライブラリの内容の説明図、第5図は本発
明による論理図中のファンアウト数表示例を示す図、率
6図は従来の論理設計処理の手順のフローチャート、第
7図は従来の機能論理モジュール集の記述内容例を示す
図、第8図は従来のネットリストの記述内容例を示す図
、第9図は従来の機能論理図、ネットリストおよび詳細
論理図の作成処理概要図である。 l:論理図の基本単位、35,40:機能論理モジュー
ル、3,36,41 :入出力パラメータ、2.6,7
,37二信号名、8:信号情報テーブルのタイプ名、9
:同じ<ID名、lO:同じく110区分、ll:同じ
くパラメータ名、12:同じく許容ファンアウト数、1
3:同じく接続数、14:同じく信号名、28:論理変
換ライブラリ、29:機能論理モジュール展開図、30
:展開図中の許容ファンアウト数、32:入力パラメー
タに対応する信号名、61:機能論理モジュール集のモ
ジュールタイプ名、91:機能論理ファイル、92:論
理変換ライブラリ、93:詳細論理ファイル、94:機
能論理図、95:ネットリスト、96:詳細論理図。 第 図 第 論理ヌj表示例 図 第 図
Claims (1)
- 1、機能論理モジュールの識別名と、該機能論理モジュ
ールの接続端子であるパラメータに対応した信号名と、
該パラメータの信号の接続数(使用ファンアウト数)と
を登録した信号情報テーブルを作成し、機能論理モジュ
ールを詳細論理モジュールで記述した論理変換ライブラ
リを検索して、論理回路を構成する機能論理モジュール
が出力する信号の許容ファンアウト数、および使用ファ
ンアウト数を抽出し、抽出された許容ファンアウト数お
よび使用ファンアウト数をそれぞれ上記信号情報テーブ
ルに格納し、該信号情報テーブルから表示対象出力側信
号名単位に同一信号名の使用ファンアウト数の加算結果
、および許容ファンアウト数をそれぞれ論理図に表示す
ることを特徴とする論理回路図出力方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2117584A JPH0415874A (ja) | 1990-05-09 | 1990-05-09 | 論理回路図出力方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2117584A JPH0415874A (ja) | 1990-05-09 | 1990-05-09 | 論理回路図出力方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0415874A true JPH0415874A (ja) | 1992-01-21 |
Family
ID=14715440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2117584A Pending JPH0415874A (ja) | 1990-05-09 | 1990-05-09 | 論理回路図出力方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0415874A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009128985A (ja) * | 2007-11-20 | 2009-06-11 | Ricoh Co Ltd | 回路設計支援装置、回路設計支援方法、回路設計支援プログラム及び記録媒体 |
-
1990
- 1990-05-09 JP JP2117584A patent/JPH0415874A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009128985A (ja) * | 2007-11-20 | 2009-06-11 | Ricoh Co Ltd | 回路設計支援装置、回路設計支援方法、回路設計支援プログラム及び記録媒体 |
| US8365134B2 (en) | 2007-11-20 | 2013-01-29 | Ricoh Company, Ltd. | Circuit design assisting apparatus, method, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6609229B1 (en) | Method for automatically generating checkers for finding functional defects in a description of a circuit | |
| US6009251A (en) | Method and system for layout verification of an integrated circuit design with reusable subdesigns | |
| US6148436A (en) | System and method for automatic generation of gate-level descriptions from table-based descriptions for electronic design automation | |
| US5422833A (en) | Method and system for propagating data type for circuit design from a high level block diagram | |
| US5920489A (en) | Method and system for modeling the behavior of a circuit | |
| KR100521289B1 (ko) | 트랜지스터 회로의 타이밍 특성 추출 방법, 타이밍 특성라이브러리를 기억한 기억 매체, lsi의 설계 방법, 및게이트 추출 방법 | |
| vanCleemput | An hierarchical language for the structural description of digital systems | |
| US6658630B1 (en) | Method to translate UDPs using gate primitives | |
| CN109145517B (zh) | 一种芯片设计工程改变命令eco方法 | |
| US7523029B2 (en) | Logic verification and logic cone extraction technique | |
| Gupta et al. | Integrating a boolean satisfiability checker and bdds for combinational equivalence checking | |
| US20030221173A1 (en) | Method and apparatus for detecting connectivity conditions in a netlist database | |
| US20220075920A1 (en) | Automated Debug of Falsified Power-Aware Formal Properties using Static Checker Results | |
| US7587305B2 (en) | Transistor level verilog | |
| Christensen et al. | PyLSE: A pulse-transfer level language for superconductor electronics | |
| JP4239008B2 (ja) | 情報処理方法、情報処理装置およびプログラム | |
| US20040139409A1 (en) | Automatic circuit design apparatus and computer-implemented automatic circuit design method | |
| Beerel et al. | Automatic synthesis of gate-level speed-independent circuits | |
| US11507719B1 (en) | Accelerating formal property verification across design versions using sequential equivalence checking | |
| US20080005705A1 (en) | Description style conversion method, program, and system of logic circuit | |
| Kostelijk et al. | Automatic verification of library-based IC designs | |
| US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
| US6990643B1 (en) | Method and apparatus for determining whether an element in an integrated circuit is a feedback element | |
| JP2962292B2 (ja) | レイアウト設計を考慮したlsi論理設計支援システム | |
| JP2845154B2 (ja) | 論理シミュレーション用モデルの作成方法 |