JPH04159740A - チップのボンディング方法 - Google Patents
チップのボンディング方法Info
- Publication number
- JPH04159740A JPH04159740A JP2286210A JP28621090A JPH04159740A JP H04159740 A JPH04159740 A JP H04159740A JP 2286210 A JP2286210 A JP 2286210A JP 28621090 A JP28621090 A JP 28621090A JP H04159740 A JPH04159740 A JP H04159740A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- substrate
- chip
- base material
- intermediate base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はチップのボンディング方法に係り、チップに形
成された電極と、基板に７１−リクス状に形成された電
極を、中間基材を介してバンプ手段によりボンディング
するための方法に関する。
成された電極と、基板に７１−リクス状に形成された電
極を、中間基材を介してバンプ手段によりボンディング
するための方法に関する。
（従来の技術）
ＩＣやＬＳＩなどのチップの電極は、高集積化の要請か
ら、益々多数且つ狭ピッチ化しており、チ・ノブによっ
ては、電極の数は数１００以」二にも達することから、
チップの電極を基板の電極に合致させてボンディングす
ることは次第に困難になってきている。
ら、益々多数且つ狭ピッチ化しており、チ・ノブによっ
ては、電極の数は数１００以」二にも達することから、
チップの電極を基板の電極に合致させてボンディングす
ることは次第に困難になってきている。
このよ・うな問題を解決するために、チップを中間基材
を介して、基板にボンディングすることが知られている
。
を介して、基板にボンディングすることが知られている
。
第４図はその従来手段を示すものであって、１００はチ
ップ、１０１は中間基材、］０２は基板である。この手
段は、チップ１００の電極と中間基材１０１の電極をリ
ード１０３やワイヤにより接続した後、中間基材１０１
の下面に７１−リクス状に植設されたピン１０４を、基
板１０２にマトリクス状に開孔されたビン孔１０５に挿
着するようになっている。１０６はビン１０４をビン孔
１０５に固定するための半田である。
ップ、１０１は中間基材、］０２は基板である。この手
段は、チップ１００の電極と中間基材１０１の電極をリ
ード１０３やワイヤにより接続した後、中間基材１０１
の下面に７１−リクス状に植設されたピン１０４を、基
板１０２にマトリクス状に開孔されたビン孔１０５に挿
着するようになっている。１０６はビン１０４をビン孔
１０５に固定するための半田である。
（発明が解決しようとする課題）
ところが上記従来手段は、ピン１０４の剛性確保の為に
、かなり大きなビン径ｄか必要であり、しかも半田１０
６を十分に塗４】シておかねばならないため、半田径り
もかなり大きなものとなる。このため、中間Ｊ、ｔｌＪ
１０１の寸法はかなり大きくならざるを得す、小形コン
バクＩ・化には限界があった。
、かなり大きなビン径ｄか必要であり、しかも半田１０
６を十分に塗４】シておかねばならないため、半田径り
もかなり大きなものとなる。このため、中間Ｊ、ｔｌＪ
１０１の寸法はかなり大きくならざるを得す、小形コン
バクＩ・化には限界があった。
そこで本発明は、チップを中間１４４を介してコンパク
トに基板にボンディングできる手段を桿（共することを
目的とする。
トに基板にボンディングできる手段を桿（共することを
目的とする。
（課題を解決するための手段）
本発明は、チップに形成された電極を、基板に７１〜リ
クス状に形成された電極にボンディングするにあたり、 −１−記チップの電極を、中間、１４．Ｈの表面に形成
された電極にバンプ手段によりボンディングする工程と
、この中間基材の裏面に」−記基板の電極を同一・ピッ
チで７トリクス状に形成された電極と、」−記基板の電
極にバンプ手段によりボンディングする工程とを組み合
わせ、 上記２回のバンプ手段におけるバンプの融点に差異を付
与したものである。
クス状に形成された電極にボンディングするにあたり、 −１−記チップの電極を、中間、１４．Ｈの表面に形成
された電極にバンプ手段によりボンディングする工程と
、この中間基材の裏面に」−記基板の電極を同一・ピッ
チで７トリクス状に形成された電極と、」−記基板の電
極にバンプ手段によりボンディングする工程とを組み合
わせ、 上記２回のバンプ手段におけるバンプの融点に差異を付
与したものである。
（作用）
上記構成において、例えばチップの電極を第１回目のバ
ンプ手段により中間基材の電極にボンディングし、次い
で中間基材の電極を、第２回目のバンプ手段により基板
の電極にボンディングするが、第２回目のバンプ手段の
バンプの融点を、第１回目のバンプ手段のバンプの融点
よりも低くしておくことにより、先にボンディングした
第１回目のバンプが、後の第２回目のバンプ手段の加熱
により悪影響を受けることはなく、電極同士を確実にボ
ンディングできる。
ンプ手段により中間基材の電極にボンディングし、次い
で中間基材の電極を、第２回目のバンプ手段により基板
の電極にボンディングするが、第２回目のバンプ手段の
バンプの融点を、第１回目のバンプ手段のバンプの融点
よりも低くしておくことにより、先にボンディングした
第１回目のバンプが、後の第２回目のバンプ手段の加熱
により悪影響を受けることはなく、電極同士を確実にボ
ンディングできる。
（実施例）
次に、図面を参照しながら本発明の実施例を説明する。
第１図において、１ばチップ、２は中間基材、３は基板
である。チップ１の下面には、電極４がデツプ１の側縁
部に沿って千鳥状に形成されている。また中間基材２の
表面には、チップ１の電極４に対応するように、電極５
が千鳥状に形成されている。また中間基材２の裏面には
、電極６がマトリクス状に形成されており、また基板３
の上面には、この電極６に対応する電極７が同一ビノヂ
でマトリクス状に形成されている。
である。チップ１の下面には、電極４がデツプ１の側縁
部に沿って千鳥状に形成されている。また中間基材２の
表面には、チップ１の電極４に対応するように、電極５
が千鳥状に形成されている。また中間基材２の裏面には
、電極６がマトリクス状に形成されており、また基板３
の上面には、この電極６に対応する電極７が同一ビノヂ
でマトリクス状に形成されている。
第２図は、第１回目のバンプ手段によるボンディングを
示している。１１はバンプであり、チップ１の電極４と
、中間基材２の電極５をボンディングしている。１２は
電極５の表面に形成された半田である。本実施例では、
チップ１の電極４に、ワイヤボンディング手段によりバ
ンプ１１を形成し、このバンプ１１を中間基材２の電極
５に着地させる。次いで加熱手段により、バンプ】１や
、電極５」二の半田１２を加熱して溶融させ、電極４と
電極５をボンディングする。
示している。１１はバンプであり、チップ１の電極４と
、中間基材２の電極５をボンディングしている。１２は
電極５の表面に形成された半田である。本実施例では、
チップ１の電極４に、ワイヤボンディング手段によりバ
ンプ１１を形成し、このバンプ１１を中間基材２の電極
５に着地させる。次いで加熱手段により、バンプ】１や
、電極５」二の半田１２を加熱して溶融させ、電極４と
電極５をボンディングする。
第３図は、第２回目のバンプ手段によるボンディングを
示している。１３はバンプであり、中間基Ｈ’２の電極
６と、基板３の電極７をボンディングしている。１４は
電極７の表面に形成された半田である。本実施例では、
中間基材２の電極６に、ワイヤボンディング手段により
バンプ１３を形成し、このバンプ１３を電極７に着地さ
せたうえで、加熱手段によりバンプ１３と半田１４を？
容融さセてボンディングする。１５は中間基材２の表面
の電極５と裏面の電極６を接続する導電材である。
示している。１３はバンプであり、中間基Ｈ’２の電極
６と、基板３の電極７をボンディングしている。１４は
電極７の表面に形成された半田である。本実施例では、
中間基材２の電極６に、ワイヤボンディング手段により
バンプ１３を形成し、このバンプ１３を電極７に着地さ
せたうえで、加熱手段によりバンプ１３と半田１４を？
容融さセてボンディングする。１５は中間基材２の表面
の電極５と裏面の電極６を接続する導電材である。
ここで、バンプ１３の融点ば、バンプ１１の融点よりも
低くしである。すなわち、バンプ１１により電極４と電
極５をボンディングした後、バンプ１３により、電極６
と電極７をボンディングするごとから、先にボンディン
グされたバンプ１１は、再度加熱されることとなるが、
ごのバンプ１１の融点が、バンプ１３の融点と同等若し
くはこれよりも低いと、第２回目の加熱処理により、こ
のバンプ１１は再度溶融してしまい、その溶出によりバ
ンプ１１同士が短絡するなどの悪影害を受ける。そこで
−１−記のように融点を設定することにより、このよう
な不都合が生しないようにしている。勿論、電極６と電
極７をバンブ１３により先にボンディングし、その後で
、電極４と電極５をバンプ１１によりボンディングする
場合は、バンプ１１の融点をバンプ１３の融点よりも低
くする。
低くしである。すなわち、バンプ１１により電極４と電
極５をボンディングした後、バンプ１３により、電極６
と電極７をボンディングするごとから、先にボンディン
グされたバンプ１１は、再度加熱されることとなるが、
ごのバンプ１１の融点が、バンプ１３の融点と同等若し
くはこれよりも低いと、第２回目の加熱処理により、こ
のバンプ１１は再度溶融してしまい、その溶出によりバ
ンプ１１同士が短絡するなどの悪影害を受ける。そこで
−１−記のように融点を設定することにより、このよう
な不都合が生しないようにしている。勿論、電極６と電
極７をバンブ１３により先にボンディングし、その後で
、電極４と電極５をバンプ１１によりボンディングする
場合は、バンプ１１の融点をバンプ１３の融点よりも低
くする。
バンプ１３は、上記従来手段の半田１０６の外径よりも
かなり小さくすることが可能であり、したがって上記手
段によれば、中間基材２の寸法をより小さくして、チッ
プ１を基板３にコンパクトにボンディングできる。
かなり小さくすることが可能であり、したがって上記手
段によれば、中間基材２の寸法をより小さくして、チッ
プ１を基板３にコンパクトにボンディングできる。
（発明の効果）
以上説明したように本発明は、上記チップの電極を、中
間基材の表面に形成された電極にバンプ手段によりボン
ディングする工程と、この中間基土オの裏面に上記基板
の電極と同一ピッチでマＩ・リクス状に形成された電極
を、上記基板の電極にバンプ手段によりボンディングす
る工程とを組み合わせ、 」上記２回のバンプ手段におけるバンプの融点に差異を
付与しているので、中間基材の寸法を小さくし、チップ
をコンパクトに基板にボンディングすることができる。
間基材の表面に形成された電極にバンプ手段によりボン
ディングする工程と、この中間基土オの裏面に上記基板
の電極と同一ピッチでマＩ・リクス状に形成された電極
を、上記基板の電極にバンプ手段によりボンディングす
る工程とを組み合わせ、 」上記２回のバンプ手段におけるバンプの融点に差異を
付与しているので、中間基材の寸法を小さくし、チップ
をコンパクトに基板にボンディングすることができる。
図は本発明の実施例を示すものであって、第１図は全体
斜視図、第２図は第１回目のボンディングの側面図、第
３図は゛第２回目のボンディングの側面図、第４図は従
来手段のボンディングの側面図である。 １・・・チップ ２・・・中間基材 ３・・・基板 ４．５．６．７・・・電極 １１．１３・・・バンプ
斜視図、第２図は第１回目のボンディングの側面図、第
３図は゛第２回目のボンディングの側面図、第４図は従
来手段のボンディングの側面図である。 １・・・チップ ２・・・中間基材 ３・・・基板 ４．５．６．７・・・電極 １１．１３・・・バンプ
Claims (1)
- 【特許請求の範囲】 チップに形成された電極を、基板にマトリクス状に形成
された電極にボンディングするにあたり、 上記チップの電極を、中間基材の表面に形成された電極
にバンプ手段によりボンディングする工程と、この中間
基材の裏面に上記基板の電極と同一ピッチでマトリクス
状に形成された電極を、上記基板の電極にバンプ手段に
よりボンディングする工程とを組み合わせ、上記２回の
バンプ手段におけるバンプの融点に差異を付与したこと
を特徴とするチップのボンディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286210A JPH04159740A (ja) | 1990-10-23 | 1990-10-23 | チップのボンディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286210A JPH04159740A (ja) | 1990-10-23 | 1990-10-23 | チップのボンディング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04159740A true JPH04159740A (ja) | 1992-06-02 |
Family
ID=17701397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2286210A Pending JPH04159740A (ja) | 1990-10-23 | 1990-10-23 | チップのボンディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04159740A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004282072A (ja) | 2003-03-14 | 2004-10-07 | General Electric Co <Ge> | インタポーザ、インタポーザパッケージ、及びそれらを使用したデバイス組立体 |
-
1990
- 1990-10-23 JP JP2286210A patent/JPH04159740A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004282072A (ja) | 2003-03-14 | 2004-10-07 | General Electric Co <Ge> | インタポーザ、インタポーザパッケージ、及びそれらを使用したデバイス組立体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5024372A (en) | Method of making high density solder bumps and a substrate socket for high density solder bumps | |
| DE60219779T2 (de) | Flussmittelfreie flip-chip-verbindung | |
| TW200305982A (en) | Semiconductor device and its manufacturing method | |
| EP0403631B1 (en) | Method of making high density solder bumps and a substrate socket for high density solder bumps | |
| JPH10135267A (ja) | 実装基板の構造及びその製造方法 | |
| JP2980495B2 (ja) | 半導体装置の製造方法 | |
| JPS5835935A (ja) | 半導体装置及びその製造方法 | |
| JPH04269834A (ja) | ハンダバンプの形成方法 | |
| JPH04159740A (ja) | チップのボンディング方法 | |
| JPH0312942A (ja) | 半導体装置の封止方法および半導体チップ | |
| JP3257011B2 (ja) | 半導体装置の組立方法 | |
| JPH1098077A (ja) | 半導体装置の製造方法 | |
| JPH07226400A (ja) | 半導体装置及びその製造方法 | |
| JP3003435B2 (ja) | 電子部品の製造方法および電子部品のボンディング方法 | |
| JP3055285B2 (ja) | 中間基材のボンディング方法 | |
| JP2000208544A (ja) | ベアｉｃチップおよび半導体装置 | |
| JPH02139944A (ja) | 半導体チップの実装方法 | |
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
| JPH03257989A (ja) | バンプの形成方法およびプリント基板 | |
| JPH11289146A (ja) | 複合配線材及びその製造方法 | |
| JPS62166548A (ja) | 半田バンプ形成方法 | |
| JPH07254631A (ja) | 電子回路装置およびその製造方法 | |
| JPH05121488A (ja) | ベアチツプ実装基板 | |
| JP2669321B2 (ja) | Ｔｃｐ塔載装置 | |
| JPH05144872A (ja) | バンプ電極の接合方法 |