JPH04162531A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor deviceInfo
- Publication number
- JPH04162531A JPH04162531A JP28807290A JP28807290A JPH04162531A JP H04162531 A JPH04162531 A JP H04162531A JP 28807290 A JP28807290 A JP 28807290A JP 28807290 A JP28807290 A JP 28807290A JP H04162531 A JPH04162531 A JP H04162531A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- film
- electrode wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 11
- 239000000956 alloy Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 10
- 239000010936 titanium Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910002058 ternary alloy Inorganic materials 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical class CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- UDKYUQZDRMRDOR-UHFFFAOYSA-N tungsten Chemical compound [W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W] UDKYUQZDRMRDOR-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
この発明は、半導体装置、特にその電極配線層の製造方
法に関する。The present invention relates to a semiconductor device, and particularly to a method for manufacturing an electrode wiring layer thereof.
半導体装置、例えば半導体集積回路の電極配線層として
、従来からＡｔ（アルミニウム）が広く使用されている
が、素子の微細化、高集積化にともなってＡＩ電極配線
層の幅も微細化される方向にある。
しかし、微細なＡｔ配線層では、電流密度が高くなるの
で、エレクトロマイグレーションによるＡｔ配線層め断
線を生じることがあり、これが信頼性低下の大きな一因
となっている。
このため、Ａ１配線層のエレクトロマイグレーション防
止対策として、多くの方法が提案されている。
例えば、Ａｌ中にＣｕ（銅）を数％含ませておき、これ
に熱処理を施すことにより、Ａｌ−Ｃｕの金属間化合物
をＡｔ配線層の結晶粒界に析出させ、これによりＡＩ原
子のマイグレーションを防止する方法が提案されている
。
しかし、この方法では、エレクトロマイグレーション防
止対策として、まだ十分ではない。
また、別のエレクトロマイグレーション防止対策として
、Ａｌ配線層の中間に、Ｔｉ（チタン）、Ｍｏ（モリブ
デン）などの金属層を設けておき、このような積層構造
の配線層に熱処理を施す方法がある。
このようにすれば、中間のＴｉとＡＩとが反応してＡ１
との合金層が形成される。この合金層は、エレクトロマ
イグレーションによるＡ１原子の流 。
れを均一にする効果やＡＩヒロックの成長を制御する効
果などがあり、結果としてＡｌ配線層の耐エレクトロマ
イグレーション特性を強化する。
しかし、この方法では、熱処理によってＡＩとＴｉとが
反応するだけでなく、Ｓｉ （シリコン）との反応も生
じてしまう。すなわち、Ａｌ−３ｔ−Ｔｉの３元合金が
形成される。
このＳｔは、Ａｌ配線層とシリコン基板との接触部であ
るコンタクトホール部の下の拡散層から供給されるので
、スパイクが形成され、これが接合破壊を生む原因とな
ってしまう。
さらに、エレクトロマイグレーション防止対策としてＡ
１以外の電極構造が提案されている。
例えば、Ｐ ｔ Ｓ ｉ ／ Ｔ ｉ ／ Ｐ ｔ ／
Ａ ｕ構造の電極配線が提案されている。この構造に
おいては、半導体基板とのコンタクトを得るため、Ｐｔ
Ｓｉを用いている。
しかし、このＰｔＳｉによるコンタクトはＡ１に比べ、
工程が複雑であり、熱処理・成膜などの条件に敏感であ
る。このため、電極形成後の熱処理などの条件が限定さ
れ、ＡＩ電極の場合の条件を適用できない。At (aluminum) has traditionally been widely used as the electrode wiring layer of semiconductor devices, such as semiconductor integrated circuits, but as elements become smaller and more highly integrated, the width of the AI electrode wiring layer is also becoming smaller. It is in. However, since the current density is high in a fine At wiring layer, disconnection of the At wiring layer may occur due to electromigration, which is a major cause of reduced reliability. For this reason, many methods have been proposed as measures to prevent electromigration in the A1 wiring layer. For example, by adding a few percent of Cu (copper) to Al and subjecting it to heat treatment, an Al-Cu intermetallic compound is precipitated at the grain boundaries of the At wiring layer, thereby preventing the migration of AI atoms. Methods have been proposed to prevent this. However, this method is still not sufficient as a measure to prevent electromigration. Another method to prevent electromigration is to provide a metal layer such as Ti (titanium) or Mo (molybdenum) in the middle of the Al wiring layer, and then heat-treat the wiring layer in such a laminated structure. . By doing this, the intermediate Ti and AI will react and A1
An alloy layer is formed. This alloy layer is formed by a flow of A1 atoms due to electromigration. This has the effect of making the flow uniform and controlling the growth of AI hillocks, and as a result, strengthens the electromigration resistance of the Al wiring layer. However, in this method, the heat treatment not only causes a reaction between AI and Ti, but also a reaction with Si (silicon). That is, a ternary alloy of Al-3t-Ti is formed. Since this St is supplied from the diffusion layer below the contact hole portion, which is the contact portion between the Al wiring layer and the silicon substrate, spikes are formed, which causes junction breakdown. Furthermore, as a measure to prevent electromigration,
Electrode structures other than 1 have been proposed. For example, P t S i / T i / P t /
Electrode wiring with an Au structure has been proposed. In this structure, in order to obtain contact with the semiconductor substrate, Pt
Si is used. However, compared to A1, this PtSi contact is
The process is complex and sensitive to conditions such as heat treatment and film formation. Therefore, conditions such as heat treatment after electrode formation are limited, and conditions for AI electrodes cannot be applied.
上述のように、従来から提案されている電極配線層のエ
レクトロマイグレーション防止対策においては、その効
果が不十分てあったり、３元合金が形成されてスパイク
が形成され、これが接合破壊の原因となったりする。
あるいは、電極形成後の熱処理などの条件が限定された
りしてしまう。
この発明は、これらの問題点を一掃し、高い信頼性を有
する電極配線層を実現しようとするものである。As mentioned above, conventionally proposed measures to prevent electromigration in electrode wiring layers may not be sufficiently effective, or may result in the formation of ternary alloys and spikes, which can cause bond failure. or Alternatively, conditions such as heat treatment after electrode formation may be limited. The present invention aims to eliminate these problems and realize an electrode wiring layer with high reliability.
このため、この発明においては、各部の参照符号を後述
の実施例に対応させると、
半導体基板（１１）に絶縁膜（１３）を介して、ＡＩ膜
あるいはＡＩを主成分とする合金膜からな 。
る第１の層（１４）を形成する第１の工程と、第１の層
（１４）の表面にＴｉＷからなる第２の層（１５）を形
成する第２の工程と、第２の層（１５）の表面にＡｕか
らなる第３の層（１６）を形成する第３の工程と、
第、３〜第１の層（，１６〜１４）をパターニングする
第４の工程とにより電極配線層を形成するようにしたも
のである。Therefore, in this invention, if the reference numerals of each part correspond to the embodiments described later, an AI film or an alloy film mainly composed of AI is formed on a semiconductor substrate (11) via an insulating film (13). . a first step of forming a first layer (14) made of TiW; a second step of forming a second layer (15) made of TiW on the surface of the first layer (14); (15) to form a third layer (16) made of Au on the surface of the electrode wiring; It is designed to form layers.
ヒロックの発生が抑制され、耐エレクトロマイグレーシ
ョン特性が向上するとともに、コンタクトホール部にお
ける接合破壊が防止され、高い信頼性を有する電極配線
層が実現される。The occurrence of hillocks is suppressed, electromigration resistance is improved, and junction breakdown in contact hole portions is prevented, resulting in a highly reliable electrode wiring layer.
以下、この発明による半導体装置の一実施例について、
第１図を参照して詳細に説明しよう。
第１図Ａ−Ｄは、この発明の一実施例の製造工程を説明
するための工程断面図である。
まず、第１図Ａに示すように、例えばｐ型シリコン基板
１１にｎ型拡散層１２を形成する。その後、これらの表
面をシリコン酸化膜による絶縁膜１３で覆うξともに、
拡散層１２の位置に、コンタクトホール２３を形成する
。
そして、この絶縁膜１３の表面及びコンタクトホール２
３を通じて露呈している拡散層１２の表面に、第１の電
極配線層１４としてＡＩ膜あるいはＡ１を主成分とする
合金膜を、例えば０．１μｍの厚さに形成する。なお、
こ（ＱＡＩを主成分とする合金膜としては、Ａ】に対し
１％のＳｉの合金などがある。
続いて、同図Ｂに示すように、配線層１４の上面に、第
２の電極配線層１５としてＴ ｉ Ｗ （チタン・タン
グステン）膜を、例えば０，１５μｍの厚さに形成する
。この場合、ＴｉＷ膜としては、例えばＷに対してＩ（
１％のＴｉとすることができる。
そして、これら配線層１４．１５の形成後、この半導体
装置全体を３５０℃程度の温度で熱処理し、この熱処理
により配線層１４．１５を合金化して 。
表面部に合金膜を形成する。この合金膜は、配線層１４
をその上部から機械的に覆ってヒロックを抑制する効果
がある。
次に、同図Ｃに示すように、配線層１５の上面に、第３
の電極配線層１６として、Ａｕ膜を、例えば１μｍの厚
さに形成する。
続いて、同図りに示すように、第３．第２及び第１の配
線層１６，１５．１４を連続的にエツチングしてバター
ニングし、その後、３００〜４００℃程度の温度て熱処
理を行い、これで電極配線層の形成を終了する。
したがって、この発明によれば、電極配線層は３層の積
層構造となるが、この場合、特にこの発明によれば、配
線層１４．１５の合金膜がヒロックの成長を抑制するの
で、エレクトロマイグレーションによる不良を起きにく
くすることができる。
また、第３の配線層１６を形成しているとともに、この
配線層１６をＡｕ膜により形成しているので、優れた耐
エレクトロマイグレーション性を得ることができる。
さらに、コンタクトメタルとして、すなわち、拡散層１
２に接する第１の配線層１４として、Ａ１膜あるいはＡ
１を主成分とする合金膜を使用しているので、ＡＩ電極
配線層の場合と同様のプロセス条件を適用することがで
きる。また、コンタクトホール２３における接合破壊を
生じることもない。
【発明の効果］
上述のように、この発明によれば、ヒロックの発生を抑
制でき、耐エレクトロマイグレーション特性を向上でき
るとともに、コンタクトホール部における接合破壊を防
止でき、したがって、高い信頼性を有する電極配線層を
実現することができる。An embodiment of the semiconductor device according to the present invention will be described below.
This will be explained in detail with reference to FIG. FIGS. 1A to 1D are process cross-sectional views for explaining the manufacturing process of an embodiment of the present invention. First, as shown in FIG. 1A, for example, an n-type diffusion layer 12 is formed on a p-type silicon substrate 11. After that, these surfaces are covered with an insulating film 13 made of a silicon oxide film.
A contact hole 23 is formed at the location of the diffusion layer 12. Then, the surface of this insulating film 13 and the contact hole 2
On the surface of the diffusion layer 12 exposed through the first electrode wiring layer 14, an AI film or an alloy film containing A1 as a main component is formed to a thickness of, for example, 0.1 μm. In addition,
An example of an alloy film containing QAI as a main component is an alloy of 1% Si with respect to A. Next, as shown in FIG. A TiW (titanium/tungsten) film is formed as the layer 15 to a thickness of, for example, 0.15 μm.
It can be 1% Ti. After the wiring layers 14 and 15 are formed, the entire semiconductor device is heat-treated at a temperature of about 350° C., and the wiring layers 14 and 15 are alloyed by this heat treatment. An alloy film is formed on the surface. This alloy film is the wiring layer 14.
It has the effect of suppressing hillocks by mechanically covering it from the top. Next, as shown in FIG.
As the electrode wiring layer 16, an Au film is formed to have a thickness of, for example, 1 μm. Next, as shown in the same figure, the third. The second and first wiring layers 16, 15, 14 are successively etched and buttered, and then heat treated at a temperature of about 300 to 400°C, thereby completing the formation of the electrode wiring layer. Therefore, according to the present invention, the electrode wiring layer has a three-layer stacked structure, but in this case, especially according to the present invention, the alloy film of the wiring layers 14 and 15 suppresses the growth of hillocks, so that electromigration is prevented. It is possible to prevent defects caused by Further, since the third wiring layer 16 is formed and this wiring layer 16 is formed of an Au film, excellent electromigration resistance can be obtained. Furthermore, as a contact metal, that is, the diffusion layer 1
As the first wiring layer 14 in contact with 2, an A1 film or an A
Since an alloy film containing 1 as a main component is used, the same process conditions as in the case of the AI electrode wiring layer can be applied. In addition, bonding failure in the contact hole 23 does not occur. [Effects of the Invention] As described above, according to the present invention, the occurrence of hillocks can be suppressed, the electromigration resistance can be improved, and junction breakdown in the contact hole portion can be prevented, so that an electrode with high reliability can be obtained. A wiring layer can be realized.
第１図は、この発明の一実施例の製造工程を示す工程断
面図である。
１１；ｐ型シリコン基板
１２；ｎ型拡散層
１３；絶縁膜
１４；第１の電極配線層
１５；第２の電極配線層
１６；第３の電極配線層
２３；コンタクトホール
代理人 弁理士 佐 藤 正 美
゛日、絶珈１１ｍ ２３：コ〉タクト
ホール二Ｉ）発明ｔｎ−ｌｆｆｉｌの＠潰り工τ里、＆
力＼すニオＬｔｒ＋宜１コ第１図FIG. 1 is a process sectional view showing the manufacturing process of an embodiment of the present invention. 11; P-type silicon substrate 12; N-type diffusion layer 13; Insulating film 14; First electrode wiring layer 15; Second electrode wiring layer 16; Third electrode wiring layer 23; Contact hole agent Patent attorney Sato Masami ゛ day, Zetsuka 11m 23: Ko〉Tact Hall 2 I) Invention tn-lffil @ crushing factory Turi, &
Power＼Nio Ltr+Gi1ko Figure 1
Claims (1)
主成分とする合金膜からなる第１の層を形成する第１の
工程と、 上記第１の層の表面にＴｉＷからなる第２の層を形成す
る第２の工程と、 上記第２の層の表面にＡｕからなる第３の層を形成する
第３の工程と、 上記第３〜第１の層をパターニングする第４の工程とを
有し、 上記第１〜第４の工程により電極配線層を形成する ようにした半導体装置の製造方法。[Claims] A first step of forming a first layer made of an Al film or an alloy film mainly composed of Al on a semiconductor substrate via an insulating film, and forming a TiW layer on the surface of the first layer. a second step of forming a second layer made of Au; a third step of forming a third layer of Au on the surface of the second layer; and patterning the third to first layers. a fourth step, and forming an electrode wiring layer by the first to fourth steps.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28807290A JPH04162531A (en) | 1990-10-25 | 1990-10-25 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28807290A JPH04162531A (en) | 1990-10-25 | 1990-10-25 | Manufacturing method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04162531A true JPH04162531A (en) | 1992-06-08 |
Family
ID=17725453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28807290A Pending JPH04162531A (en) | 1990-10-25 | 1990-10-25 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04162531A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104779149A (en) * | 2014-01-15 | 2015-07-15 | 无锡华润上华半导体有限公司 | Manufacturing method of metal electrode of semiconductor device |
| US11011370B2 (en) | 2018-06-07 | 2021-05-18 | Sumitomo Electric Device Innovations, Inc. | Method for manufacturing semiconductor device |
-
1990
- 1990-10-25 JP JP28807290A patent/JPH04162531A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104779149A (en) * | 2014-01-15 | 2015-07-15 | 无锡华润上华半导体有限公司 | Manufacturing method of metal electrode of semiconductor device |
| US11011370B2 (en) | 2018-06-07 | 2021-05-18 | Sumitomo Electric Device Innovations, Inc. | Method for manufacturing semiconductor device |
| US11476110B2 (en) | 2018-06-07 | 2022-10-18 | Sumitomo Electric Device Innovations, Inc. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02222148A (en) | Semiconductor device | |
| JPH1084003A (en) | Method of forming a semiconductor metallization system and its structure | |
| JP3106493B2 (en) | Semiconductor device | |
| JP2600593B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH04162531A (en) | Manufacturing method of semiconductor device | |
| JP2757796B2 (en) | Semiconductor integrated circuit device | |
| JPH02123740A (en) | Semiconductor device | |
| JPH06196526A (en) | Method for manufacturing semiconductor device | |
| JP2900522B2 (en) | Semiconductor device | |
| JP3394155B2 (en) | Metal thin film forming method | |
| JP2002190490A (en) | Electronic components with bumps | |
| JP3368629B2 (en) | Semiconductor device | |
| JPH04731A (en) | Semiconductor device and manufacture thereof | |
| JPH0418760A (en) | Semiconductor device | |
| JP3230909B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH03250627A (en) | Semiconductor device and manufacture thereof | |
| JP2945010B2 (en) | Semiconductor device | |
| JP2947800B2 (en) | Semiconductor device | |
| GB2149574A (en) | Semiconductor device and process of manufacture thereof | |
| JP2723023B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS62241373A (en) | semiconductor equipment | |
| JPH11186269A (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| JPH0220142B2 (en) | ||
| JPH01268152A (en) | Semiconductor device | |
| JPS63147346A (en) | Semiconductor integrated circuit device |