JPH04163930A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH04163930A JPH04163930A JP2291280A JP29128090A JPH04163930A JP H04163930 A JPH04163930 A JP H04163930A JP 2291280 A JP2291280 A JP 2291280A JP 29128090 A JP29128090 A JP 29128090A JP H04163930 A JPH04163930 A JP H04163930A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- power supply
- supply wiring
- tab
- tab lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＬＳＩチップ表面のバンプにＴＡＢ（Ｔａｐ
ｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ） リード
をインナーリードボンディング（Ｉｎｎｅｒ Ｌｅａｄ
Ｂｏｎｄｉｎｇ、 以下、ＩＬＢという。）接続する
集積回路装置（以下、ＬＳＩ装置という。）に利用する
。
ｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ） リード
をインナーリードボンディング（Ｉｎｎｅｒ Ｌｅａｄ
Ｂｏｎｄｉｎｇ、 以下、ＩＬＢという。）接続する
集積回路装置（以下、ＬＳＩ装置という。）に利用する
。
本発明は、ＴＡＢ’Ｊ−ド方式のＬＳＩ装置において、
電源供給配線の抵抗を減らすために、電源供給配線上に
搭載しボンディング接続されるＴＡＢ リード栓の一部
分に、凹状の溝を設けることにより、ボンディング時に
おけるＴＡＢリード線の伸びを吸収し、素子の破壊を防
止するようにしたものである。
搭載しボンディング接続されるＴＡＢ リード栓の一部
分に、凹状の溝を設けることにより、ボンディング時に
おけるＴＡＢリード線の伸びを吸収し、素子の破壊を防
止するようにしたものである。
近年、ＴＡＢ方式によるコンピユータに使用されるＬＳ
Ｉ装置では、高速化、高集積化がますます要求されてき
ている。高集積化が進みチップサィズが大きくなると、
ＬＳＩチップでの配線は細く長くなるため、結果的には
配線抵抗の増大となっていた。この影響は特に電源供給
配線（本明細書で電源供給配線は接地配線を含むものと
する。）で大きく、大電力を必要とするＬＳＩチップで
は電圧降下を招いてしまうため、配線の電気抵抗を下げ
る必要があった。
Ｉ装置では、高速化、高集積化がますます要求されてき
ている。高集積化が進みチップサィズが大きくなると、
ＬＳＩチップでの配線は細く長くなるため、結果的には
配線抵抗の増大となっていた。この影響は特に電源供給
配線（本明細書で電源供給配線は接地配線を含むものと
する。）で大きく、大電力を必要とするＬＳＩチップで
は電圧降下を招いてしまうため、配線の電気抵抗を下げ
る必要があった。
前述のコンビ二一層に使用されるこの種のＬＳＩ装置で
は、チップサイズが約１５ｍｎ＋’ 、ＴＡＢリード数
で５００ピン程度のものが出現してきている。
は、チップサイズが約１５ｍｎ＋’ 、ＴＡＢリード数
で５００ピン程度のものが出現してきている。
第５図はかかる従来技術によるＬＳＩ装置の一例を示す
斜視図である。
斜視図である。
ＬＳＩチップ１表面の外周部に複数個のバンプ２が形成
され、バンプ２の内側に電源供給配線４が周知のメツキ
法にて形成され、所定のバンプ２に接続されている。
され、バンプ２の内側に電源供給配線４が周知のメツキ
法にて形成され、所定のバンプ２に接続されている。
テープキャリア７のデバイスホール６に突出された複数
個のＴＡＢリード３のうちのデバイスホール６の一辺か
ら他辺へ延在するＴＡＢ’Ｊ−ド（ｂ）３ｂを電源供給
配線４上に搭載した後、ボンディング接続して配線抵抗
の低減化を図っていた。
個のＴＡＢリード３のうちのデバイスホール６の一辺か
ら他辺へ延在するＴＡＢ’Ｊ−ド（ｂ）３ｂを電源供給
配線４上に搭載した後、ボンディング接続して配線抵抗
の低減化を図っていた。
前述した従来のＬＳＩ装置では、電源供給配線上に搭載
されているＴＡＢ！Ｉ−ド（ｂ）３ｂの部分が、ＩＬＢ
Ｉよび電源供給配線４上でのボンディング時に発生する
ボンディングツールからの熱により伸び、塑性変形を起
こしてしまい、その結果、他の部分との間で短絡を引き
起こすことがしばしば発生し、信頼性が高められない欠
点があった。
されているＴＡＢ！Ｉ−ド（ｂ）３ｂの部分が、ＩＬＢ
Ｉよび電源供給配線４上でのボンディング時に発生する
ボンディングツールからの熱により伸び、塑性変形を起
こしてしまい、その結果、他の部分との間で短絡を引き
起こすことがしばしば発生し、信頼性が高められない欠
点があった。
本発明の目的は、前記の欠点を除去することにより、高
信頼性のＴＡＢ方式のＬＳＩ装置を提供することにある
。
信頼性のＴＡＢ方式のＬＳＩ装置を提供することにある
。
本発明は、チップ表面の周縁部に形成された複数個のバ
ンプと、前記バンプに接続され前記バンプの内側に形成
された接地配線を含む電源供給配線と、前記バンプに接
続された第一のＴＡＢＩＪ−ドと、前記電源供給配線上
に搭載接続された第二のＴＡＢリードとを備えた集積回
路装置において、前記第二のＴＡＢリードはその一部分
に形成された少なくとも一つの凹状の溝を有することを
特徴とする。
ンプと、前記バンプに接続され前記バンプの内側に形成
された接地配線を含む電源供給配線と、前記バンプに接
続された第一のＴＡＢＩＪ−ドと、前記電源供給配線上
に搭載接続された第二のＴＡＢリードとを備えた集積回
路装置において、前記第二のＴＡＢリードはその一部分
に形成された少なくとも一つの凹状の溝を有することを
特徴とする。
また、本発明は、前記溝は、前記第二のＴＡＢリードの
上面および下面に形成された複数の溝であることが好ま
しい。
上面および下面に形成された複数の溝であることが好ま
しい。
ＬＳＩチップ表面の電源供給配線上に搭載し、ボンディ
ング接続されているＴＡＢリードの一部分には、少なく
とも１個の凹状の溝が形成されている。
ング接続されているＴＡＢリードの一部分には、少なく
とも１個の凹状の溝が形成されている。
従って、ボンディング時におけるＴＡＢリードの伸びは
凹状の溝により遮られて吸収されてしまい、他の部分と
の間で短絡を引き起こすことが防止される。この結果、
高信頼性のＬＳＩ装置を得ることが可能となる。
凹状の溝により遮られて吸収されてしまい、他の部分と
の間で短絡を引き起こすことが防止される。この結果、
高信頼性のＬＳＩ装置を得ることが可能となる。
なお、凹状の溝はＴＡＢリードの上面および下面に複数
個形成することが好ましい。ただし、何個形成するかは
、電源供給配線の抵抗の減少量との関係で定められる。
個形成することが好ましい。ただし、何個形成するかは
、電源供給配線の抵抗の減少量との関係で定められる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第一実施例を示す斜視図、右よび第２
図はそのＴＡＢリード（ハ）の−例を示す拡大して示し
た斜視図である。
図はそのＴＡＢリード（ハ）の−例を示す拡大して示し
た斜視図である。
水軍−実施例は、テープキャリア７のデバイスホール６
上に搭載されたＬＳＩチップ１表面の周縁部に形成され
た複数個のバンプ２と、所定のバンプ２に接続されバン
プ２の内側に形成された接地配線を含む電源供給配線４
および信号配線５と、各バンプ２にそれぞれ接続された
第一のＴＡＢ リードとしてのＴＡＢリード３またはＴ
ＡＢリード（ａ） ３ ａと、電源供給配線４上に搭載
ボンディング接続された第二のＴＡＢ’Ｊ−ドとしての
ＴＡＢＩＪ−）’（ｂ）３ｂとを備えた集積回路装置に
おいて、本発明の特徴とするところの、 Ｔ Ａ Ｂ ＋Ｊ−ド（ｂ）３ｂは、第２図に拡大して
示したように、その一部分に形成された少なくとも一つ
の凹状の溝３ｓを有している。
上に搭載されたＬＳＩチップ１表面の周縁部に形成され
た複数個のバンプ２と、所定のバンプ２に接続されバン
プ２の内側に形成された接地配線を含む電源供給配線４
および信号配線５と、各バンプ２にそれぞれ接続された
第一のＴＡＢ リードとしてのＴＡＢリード３またはＴ
ＡＢリード（ａ） ３ ａと、電源供給配線４上に搭載
ボンディング接続された第二のＴＡＢ’Ｊ−ドとしての
ＴＡＢＩＪ−）’（ｂ）３ｂとを備えた集積回路装置に
おいて、本発明の特徴とするところの、 Ｔ Ａ Ｂ ＋Ｊ−ド（ｂ）３ｂは、第２図に拡大して
示したように、その一部分に形成された少なくとも一つ
の凹状の溝３ｓを有している。
そして、この溝３Ｓは、ＴＡＢリード（ｂ）３ｂの上面
および下面に形成された複数の溝からなっている。
および下面に形成された複数の溝からなっている。
第３図（ａ、）〜（Ｃ）は本実−実施例によるテープキ
ャリアを使用したＩＬＢ方法を工程順に示す模式的断面
図である。
ャリアを使用したＩＬＢ方法を工程順に示す模式的断面
図である。
本実−実施例によるテープキャリアを使用したＩＬＢ方
法は、まず、第３図（ａ）に示すように、ボンディング
ツール９の凸部がバンブ２と整合する位置にＬＳＩチッ
プｌをボンディングステージ１０に載置する。その後、
本実−実施例のテープキャリア７を各々のＴＡＢリード
３および（ａ） ３ ａがＬＳＩチップ１のバンプ２と
それぞれ整合するように配置する。
法は、まず、第３図（ａ）に示すように、ボンディング
ツール９の凸部がバンブ２と整合する位置にＬＳＩチッ
プｌをボンディングステージ１０に載置する。その後、
本実−実施例のテープキャリア７を各々のＴＡＢリード
３および（ａ） ３ ａがＬＳＩチップ１のバンプ２と
それぞれ整合するように配置する。
次に、第３図ら）に示すように、ボンディングツール９
を下降させＴＡＢリード３および（ａ） ３ ａとバン
プ２とを１対１に目合わせして同時に加熱圧着する。加
熱温度は６００℃前後が一般的である。
を下降させＴＡＢリード３および（ａ） ３ ａとバン
プ２とを１対１に目合わせして同時に加熱圧着する。加
熱温度は６００℃前後が一般的である。
次に、第３図（Ｃ）に示すようにボンディングツール９
をＬＳＩチップｌから離すことによりＩＬＢが終了する
。
をＬＳＩチップｌから離すことによりＩＬＢが終了する
。
テープキャリア７のデバイスホール６の一辺から他辺へ
延在し、バンブ相互間を一体的にボンディング接続され
ているＴＡＢリード（ｂ） ３１］は、電源供給配線４
の上に搭載され、かつ電源供給配線４との間においても
ボンディング接続されている。
延在し、バンブ相互間を一体的にボンディング接続され
ているＴＡＢリード（ｂ） ３１］は、電源供給配線４
の上に搭載され、かつ電源供給配線４との間においても
ボンディング接続されている。
ＴＡＢリード３、（ａ） ３ ａおよび（ｂ） ３ ｂ
ならびにＴＡＢリード（ｂ） ３ ｂのエリアに形成さ
れている凹部の溝３Ｓは、Ｃｕｉを周知のフォトグラフ
ィー技術とエツチング技術により所望の寸法に形成した
後、表面にＡｕメツキを０．５〜５μｍ程度施せば実現
できる（メツキはＳｎ、ハンダ等でも実現できる）。ま
た、電源供給配線４とＴＡＢＩＪ−ド（ｂ）３ｂとのボ
ンディングはＩＬＢと同時に行えば容易に実現できるが
、別々に行っても実現できる。
ならびにＴＡＢリード（ｂ） ３ ｂのエリアに形成さ
れている凹部の溝３Ｓは、Ｃｕｉを周知のフォトグラフ
ィー技術とエツチング技術により所望の寸法に形成した
後、表面にＡｕメツキを０．５〜５μｍ程度施せば実現
できる（メツキはＳｎ、ハンダ等でも実現できる）。ま
た、電源供給配線４とＴＡＢＩＪ−ド（ｂ）３ｂとのボ
ンディングはＩＬＢと同時に行えば容易に実現できるが
、別々に行っても実現できる。
凹状の溝３ＳをＴＡＢリード（ｂ）３ｂに設けることに
より、ＩＬＢおよび電源供給配線４上に搭載されたＴＡ
ＢＩＪ−ド（ｂ）３ｂとのボンディング時のボンディン
グツールの熱で発生する伸び（チップサイズが １５ｍ
ｍ口のものでは１００〜４００μｍ程度）を吸収するこ
とが可能となる。
より、ＩＬＢおよび電源供給配線４上に搭載されたＴＡ
ＢＩＪ−ド（ｂ）３ｂとのボンディング時のボンディン
グツールの熱で発生する伸び（チップサイズが １５ｍ
ｍ口のものでは１００〜４００μｍ程度）を吸収するこ
とが可能となる。
このようにして第１図に示したＬＳＩ装置が実現できる
。
。
第４図は本発明の第二実施例を示す斜視図である。本第
二実施例は複数の異なる電源供給を必要とするＬＳＩ装
置に本発明を適用したものである。
二実施例は複数の異なる電源供給を必要とするＬＳＩ装
置に本発明を適用したものである。
このように、複数の異なる電源供給配線４を有する場合
、本発明の適用はさらに有効である。
、本発明の適用はさらに有効である。
なお、本発明の特徴とするＴＡＢリードら）３ｂに形成
される溝３Ｓの大きさ、数および設置箇所は、電源供給
配線４の抵抗の減少量とボンディング時の伸び吸収量と
の関係において適切に定められ、各ＴＡＢリード（ｂ）
３ｂに少なくとも一つ溝が形成される。
される溝３Ｓの大きさ、数および設置箇所は、電源供給
配線４の抵抗の減少量とボンディング時の伸び吸収量と
の関係において適切に定められ、各ＴＡＢリード（ｂ）
３ｂに少なくとも一つ溝が形成される。
以上説明したように、本発明は、接地配線を含む電源供
給配線の上に搭載しボンディング接続されたＴＡＢリー
ドの一部に凹状の溝を有しているので、ＩＬＢおよび電
源供給配線上でのボンディングの時に発生するボンディ
ングツールからの熱で生じるＴＡＢリードの伸びを凹状
の溝で吸収でき、他の部分との間での短絡が防止でき、
信頼性の高いＬＳＩ装置が実現できる効果がある。
給配線の上に搭載しボンディング接続されたＴＡＢリー
ドの一部に凹状の溝を有しているので、ＩＬＢおよび電
源供給配線上でのボンディングの時に発生するボンディ
ングツールからの熱で生じるＴＡＢリードの伸びを凹状
の溝で吸収でき、他の部分との間での短絡が防止でき、
信頼性の高いＬＳＩ装置が実現できる効果がある。
第１図は本発明の第一実施例を示す斜視図。
第２図はそのＴＡＢ’Ｊ−ド３ｂの一例を拡大して示す
斜視図。 第３図（ａ）〜（Ｃ）は本発明の第一実施例によるテー
プキャリアを使用したＩＬＢの方法を工程順に示す断面
図。 第４図は本発明第二実施例を示す斜視図。 第５図は従来例を示す斜視図。 ■・・・ＬＳＩチップ、２・・・バンブ、３・・・ＴＡ
Ｂリード、３ａ−ＴＡＢリード（ａ）、３ｂ−ＴＡＢリ
ード（社）、３ｓ・・・溝、４・・・電源供給配線、５
・・・信号配線、６・・・デバイスホール、７・・・テ
ープキャリア、８・・・ボンディング部、９・・・ボン
ディングツール、１０・・・ボンディングステージ。
斜視図。 第３図（ａ）〜（Ｃ）は本発明の第一実施例によるテー
プキャリアを使用したＩＬＢの方法を工程順に示す断面
図。 第４図は本発明第二実施例を示す斜視図。 第５図は従来例を示す斜視図。 ■・・・ＬＳＩチップ、２・・・バンブ、３・・・ＴＡ
Ｂリード、３ａ−ＴＡＢリード（ａ）、３ｂ−ＴＡＢリ
ード（社）、３ｓ・・・溝、４・・・電源供給配線、５
・・・信号配線、６・・・デバイスホール、７・・・テ
ープキャリア、８・・・ボンディング部、９・・・ボン
ディングツール、１０・・・ボンディングステージ。
Claims (1)
- 【特許請求の範囲】 １、チップ表面の周縁部に形成された複数個のバンプと
、 前記バンプに接続され前記バンプの内側に形成された接
地配線を含む電源供給配線と、 前記バンプに接続された第一のＴＡＢリードと、前記電
源供給配線上に搭載接続された第二のＴＡＢリードと を備えた集積回路装置において、 前記第二のＴＡＢリードはその一部分に形成された少な
くとも一つの凹状の溝を有する ことを特徴とする集積回路装置。 ２、前記溝は、前記第二のＴＡＢリードの上面および下
面に形成された複数の溝である請求項１に記載の集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291280A JPH04163930A (ja) | 1990-10-29 | 1990-10-29 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291280A JPH04163930A (ja) | 1990-10-29 | 1990-10-29 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04163930A true JPH04163930A (ja) | 1992-06-09 |
Family
ID=17766837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2291280A Pending JPH04163930A (ja) | 1990-10-29 | 1990-10-29 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04163930A (ja) |
-
1990
- 1990-10-29 JP JP2291280A patent/JPH04163930A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100520660B1 (ko) | 반도체 웨이퍼와 반도체장치 및 그 제조방법 | |
| JPH01157561A (ja) | マルチプレーンチップ組立体 | |
| JP2779133B2 (ja) | バンプを持つ半導体構造 | |
| JP2001250836A (ja) | 半導体装置およびその製造方法 | |
| JP2753696B2 (ja) | 半導体パッケージのテープ自動結合構造 | |
| JP2904123B2 (ja) | 多層フィルムキャリアの製造方法 | |
| JP3279470B2 (ja) | 半導体装置およびその製造方法 | |
| JPH04163930A (ja) | 集積回路装置 | |
| JP2768822B2 (ja) | ワイヤボンディグ方式半導体装置 | |
| JP2004079693A (ja) | 半導体装置及びその製造方法 | |
| US20170271267A1 (en) | Semiconductor packaging structure | |
| JP3227930B2 (ja) | 複合半導体装置及びその製造方法 | |
| US5400219A (en) | Tape automated bonding for electrically connecting semiconductor chips to substrates | |
| JP3163913B2 (ja) | Ｂｇａパッケージ | |
| US6734041B2 (en) | Semiconductor chip module and method for manufacturing the same | |
| JPH02295144A (ja) | 集積回路 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JP2636761B2 (ja) | フィルムキャリアテープ | |
| JP3316532B2 (ja) | 半導体装置及びその製造方法 | |
| KR100253379B1 (ko) | 쉘케이스 반도체 패키지 및 그 제조방법 | |
| US20160163624A1 (en) | Package structure | |
| JP3855627B2 (ja) | 半導体装置及び電子装置ならびにその製造方法 | |
| JPH04239144A (ja) | 集積回路装置 | |
| JPH0817861A (ja) | Ｔａｂテープを用いたチップ型電子部品 | |
| JPH1187520A (ja) | 半導体集積回路装置 |