JPH04164321A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04164321A
JPH04164321A JP29157990A JP29157990A JPH04164321A JP H04164321 A JPH04164321 A JP H04164321A JP 29157990 A JP29157990 A JP 29157990A JP 29157990 A JP29157990 A JP 29157990A JP H04164321 A JPH04164321 A JP H04164321A
Authority
JP
Japan
Prior art keywords
film
gas
photoresist film
alloy film
oxygen gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29157990A
Other languages
English (en)
Inventor
Yasuyuki Ono
康行 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29157990A priority Critical patent/JPH04164321A/ja
Publication of JPH04164321A publication Critical patent/JPH04164321A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に半導体基
板上の配線を微細加工する方法に関する。
〔従来の技術〕
近年、半導体集積回路の高集積化に伴い、アルミニウム
の配線技術においては、各種マイグレーションの発生が
確認され、その抑制のため微量の銅(例えば0.1〜5
%)をアルミニウムに添加する技術が知られており、す
でに量産に導入されている。しかし、アルミニウムに微
量の銅を添加した合金は微細加工する上で数多くの問題
をかかえており、その最も大きなものとして、銅添加に
よる配線の腐食(以下アフターコロ−ジョンと称す)が
報告されている。
例えば、重量比0.5%の銅入りアルミニウム合金(以
下AJ−0,5%Cuと称す)を半導体集積回路の配線
材料に用いた従来の配線技術を第3図に示す工程順断面
図を用いて説明する。
まず、第3図(a)に示すように、半導体基板に所定の
拡散層、絶縁膜等が形成されたものを基板lとし、その
表面にAJ−0,5%Cu合金膜2をスパッタ法により
被着し、その上にフォトリソグラフィー工程により所定
形状のフォトレジスト膜3を形成する。ここで、この後
のフォトレジスト膜3の耐ドライエツチング性を増すた
めに紫外光(UV光)を照射する。
次に第3図(b)に示すようにフォトレジスト膜3をマ
スクにしてAffl−0,5%Cu合金膜2を反応性イ
オンエツチング法(RIE法)によりドライエツチング
を行ない、電極配線4を形成する。
ここで用いられるドライエツチングとしては、三塩化ホ
ウ素(BCff13)と塩素(Cp2)にフロン系ガス
(例えばCF4又はCHF、)を小量添加したガスが一
般に用いられる。この場合は、エツチング後に電極配線
4の側壁及びフォトレジスト膜3の表面に塩化アルミニ
ウム(A!2c℃3)や塩素(Cρ2)付着物(以後塩
素系付着物と称す)5が残存している。
次に第3図(c)に示すように、基板1を酸素プラズマ
雰囲気にさらしてフォトレジスト膜3のアッシングを行
なう、しかしながら、アッシング後の電極配線4の表面
からは塩素系付着物5は完全に除去されず、残存した状
態となっている。
〔発明が解決しようとする課題〕
上述した従来の半導体装置の製造方法はアルミニウム合
金膜のパターニング後にマスクであるフォトレジスト膜
のアッシングを行なっても、アルミニウム合金膜の側壁
に塩化アルミニウム(AρC(3)や塩素(Cjlz)
を含んだ塩素系付着物が残存しているので、大気中の水
分と反応し塩化水素(HCJ)を形成し、アルミニウム
(AjI)と銅(Cu)の電池作用によってアルミニウ
ム合金の電極配線にアフターコロ−ジョンが発生する欠
点がある。アフターコロ−ジョンは配線断線へとつなが
り製品の信頼性の面からも大きな問題となる。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、基板上に被着したア
ルミニウム合金膜をフォトレジスト膜をマスクとしてド
ライエツチングを行なってバターニングした後に、酸素
カスとアンモニアガスの混合ガスにより前記フォトレジ
スト膜のアッシング処理を行ない、次に酸素ガスによる
プラズマ処理を行ない電極配線を形成するというもので
ある。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の実施例の工程順断面図である。
はじめに第1図(a)に示すように、半導体基板に所定
の拡散層、絶縁膜等が形成されたものを基板1としてそ
の表面にAρ−0,5%Cu合金膜2をスパッタ法によ
り厚さ約1.0μm膜被着する。その上にフォトリソグ
ラフィー工程により微細パターンのフォトレジスト膜3
を形成する。
ここで、この後のフォトレジスト膜の耐ドライエツチン
グ性の向上を目的として、紫外光(UV光)を照射する
次に、第1図(b)に示すように、フォトレジスト膜3
をマスクとして、Af−0,5%Cu合金膜2を反応性
イオンエツチング法(RIE法)によりドライエツチン
グを行ない電極配!!4を形成する。この時、フォトレ
ジスト膜3と金属配線4の側壁には塩素系付着物5が付
着している。前述のドライエツチングはバッチ式RIE
装置を用い、ガスはBCII3 : 11005CC,
CI2:50SCCM、CHF3 : IO3CCMの
混合ガスを用いた。エツチング時の圧力は20〜40m
Torrとし、RFパワーは1kWとした。
次に、第1図(C)に示すように、ドライエツチング終
了後枚葉式プラズマアッシャ−を用いてフォトレジスト
膜のアッシング処理を行ない、レジスト及び塩素系付着
物を除去した。アッシング条件は、02 : 400S
CCM、NH3: 100SCCM、圧カニ 1Tor
r、RFパワー:300W、ウェハー加熱温度:150
’C,処理時間72分の条件とした。次に第1図(d)
に示すように、電極配線にプラズマ処理を行なった。条
件は02  : 500SCCM、圧カニ1Torr、
RFパワー:300W、ウェハー加熱温度:150℃、
処理時間:2分とし、フォトレジストの除去された電極
配線4の表面に不動態の膜である酸化アルミニウム膜6
を形成した。
第2図は本発明による電極配線を形成した基板を大気中
に放置して、その耐食性を調べた場合の腐食発生までの
時間を示す図である。
第2図に示すように、従来例の半導体ウェハは約12時
間後にアフターコロ−ジョンが発生した。一方、本実施
例の半導体ウェハは170時間経過してもアフターコロ
−ジョンは発生しなかった。
なお、A、C−0,5%Cu合金膜の下地に、WやTi
−Nなどのいわゆるバリアメタル膜を設けることも可能
である。
〔発明の効果〕
以上説明したように本発明は、アルミニウム合金膜のド
ライエツチングによるパターニングの後に、酸素く02
)ガスとアンモニア(NH3)ガスの混合ガスによるア
ッシング処理を施し、レジストをアッシングするととも
にアルミニウム合金膜表面に付着しているアフターコロ
−ジョンの原因となる塩化アルミニウム(A!2Cρ3
)や塩素(C,R2)に含まれる塩素成分をアンモニア
によって生じる○H基によって置換して除去する。更に
、クリーンになったアルミニウム合金膜に酸素プラズマ
処理を行ない、表面に不動態の酸化アルミニウム膜を形
成し、アフターコロ−ジョンを誘発させる水分に対する
保護力を強めたのて電極配線の腐食を防止できる効果が
ある。従って、微細配線を用いる製品の信頼性を高める
のに多大な効果がある。
【図面の簡単な説明】
第1図(a)〜(d)は、本発明の一実施例を説明する
ための工程順断面図、第2図は、本発明を実施した電極
配線の形成された基板を大気中に放置した場合にアフタ
ーコロ−ジョンが発生する迄の時間を従来と比較して示
した図、第3図(a)〜(c)は従来の技術を説明する
ための工程順断面図である。 1・・・基板、2・・・A々−0,5%Cu合金膜、3
・・・フォトレジスト膜、4・・・配線、5・・・塩素
系付着物、6・・・酸化アルミニウム膜。

Claims (1)

  1. 【特許請求の範囲】 1、基板上に被着したアルミニウム合金膜をフォトレジ
    スト膜をマスクとしてドライエッチングを行なってパタ
    ーニングした後に、酸素ガスとアンモニアガスの混合ガ
    スにより前記フォトレジスト膜のアッシング処理を行な
    い、次に酸素ガスによるプラズマ処理を行ない電極配線
    を形成することを特徴とする半導体装置の製造方法。 2、アルミニウム合金膜はアルミニウム−銅合金膜であ
    る請求項1記載の半導体装置の製造方法。
JP29157990A 1990-10-29 1990-10-29 半導体装置の製造方法 Pending JPH04164321A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29157990A JPH04164321A (ja) 1990-10-29 1990-10-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29157990A JPH04164321A (ja) 1990-10-29 1990-10-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04164321A true JPH04164321A (ja) 1992-06-10

Family

ID=17770756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29157990A Pending JPH04164321A (ja) 1990-10-29 1990-10-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04164321A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274974B1 (ko) * 1998-05-29 2001-01-15 황인길 반도체소자의금속배선층제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713743A (en) * 1980-06-30 1982-01-23 Toshiba Corp Plasma etching apparatus and etching method
JPS5986224A (ja) * 1982-11-09 1984-05-18 Matsushita Electric Ind Co Ltd レジスト除去方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713743A (en) * 1980-06-30 1982-01-23 Toshiba Corp Plasma etching apparatus and etching method
JPS5986224A (ja) * 1982-11-09 1984-05-18 Matsushita Electric Ind Co Ltd レジスト除去方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274974B1 (ko) * 1998-05-29 2001-01-15 황인길 반도체소자의금속배선층제조방법

Similar Documents

Publication Publication Date Title
JP4690512B2 (ja) エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
US6630074B1 (en) Etching composition and use thereof
US5930664A (en) Process for preventing corrosion of aluminum bonding pads after passivation/ARC layer etching
US5792672A (en) Photoresist strip method
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
US5700740A (en) Prevention of corrosion of aluminum interconnects by removing corrosion-inducing species
US6355576B1 (en) Method for cleaning integrated circuit bonding pads
JP3236225B2 (ja) 半導体装置及びその製造方法
US5925501A (en) Dark CF4 flash
KR950005351B1 (ko) 알루미늄 합금의 부식 방지 방법
US5741742A (en) Formation of aluminum-alloy pattern
JP2861785B2 (ja) 半導体装置の配線の形成方法
US6296988B1 (en) Method for forming a mental wiring pattern on a semiconductor device
JPH04164321A (ja) 半導体装置の製造方法
JP3082396B2 (ja) 半導体装置の製造方法
JP4646346B2 (ja) 電子デバイスの製造方法
JPH08293490A (ja) 半導体装置のヴィアホールの形成方法
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
JP2661355B2 (ja) 半導体装置の製造方法
JP2002169302A (ja) 半導体装置の製造方法
JPH06232093A (ja) 半導体装置の製造方法
JPH05175159A (ja) 半導体素子の製造方法
JP3418162B2 (ja) TiNおよびSiO2材料のエッチング方法およびターミナル・ビアの形成方法
JPH08288255A (ja) 半導体装置の製造方法
JPH04256319A (ja) 半導体装置の製造方法