JPH04164373A - 薄膜型半導体抵抗装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は圧力センサその他の主として歪抵抗装置に利用
される薄膜型半導体抵抗装置の製造方法に関するもので
ある。

（従来の技術） 従来の薄膜型半導体抵抗装置の製造方法は、絶縁基板上
にアモルファスシリコン膜２を形成し、所定の濃度のド
ーピングを行い、その後レーザーアニールその他の熱処
理を以てアモルファスシリコン膜を結晶化させてポリシ
リコン膜とし、このポリシリコン膜のうち、抵抗体とな
る部分以外を除去し、抵抗体にリード電極を付設してな
るものである。

また薄膜型半導体抵抗装置の利用例として知られている
歪抵抗装置は、抵抗部材に加わる歪みによって生ずる抵
抗値の変化を検出するもので、ダイヤフラム、片持ハリ
等の歪みを検出できる個所に装着して圧力センサ、加速
度センサ、歪計等に用いろものである。抵抗部材はｐ型
若しくはｎ型半導体で形成し、被測定対象の変化が半導
体型抵抗体を設けている基材の物理的変化とな抄、これ
に伴って前記半導体型抵抗体に圧縮若しくは引張りの応
力が加わり、ｐ型半導体の場合は引張応力が作用すると
抵抗が増加し、圧縮応力では逆に減少し、ｎ型半導体の
場合は逆に引張応力で抵抗増加、圧縮応力で抵抗増加が
認められるので、その抵抗の変化量に基づいて基材の物
理的変化量を検出するものである（特開昭６２−２９１
０７３号公報）。

具体的には金属製ダイヤフラム　の膜部上面に５１０□
絶縁被膜を形成しくＰ−ＣＶＤ）　、次に前述した手法
を用いて所定位置即ちダイヤフラムの一方向変化で圧縮
応力が加わる個所と引張応力が加わる個所に各々二個（
前部で四個）の抵抗体が配置されるようにエツチング処
理を行い、更にＡｕ配線（電子ビーム蒸着）によって異
なる応力が加わる抵抗体が互いに接続するように抵抗体
四個をフルブリッジ接続し、ブリッジ端子を各々入力電
圧端子及び出力電圧端子とし、出力電圧の変化によって
歪の大きさに基づく圧力変化を検出するセンサが知られ
ている。

（発明が解決しようとする課１１） ところで前記の歪抵抗装置の抵抗体をシリコン膜で形成
した場合、シリコン膜に対する不純物のドーピング量に
よって抵抗体の抵抗温度係数（ＴＣＲ）及び歪抵抗変化
率の温度係数（ＴＣＫ）は変化し、両者は一致しない。

このため温度変化によっそセンサ出力が影響を受けない
ように、ＴＣＲ及びＴＣＫが両者共零に近い歪抵抗体は
実現できない。そこでケージ率（歪抵抗変化率）をある
程度大きくするとＴＣＫは負となり、仮りにＴＣＲを零
としたとしても、センサの感度の温度特性は負となる。

このため圧力センサ等には温度補償を行う抵抗を備えた
外部回路を付設してなるものである。しかしこの外部回
路の存在によって装置の小型化が阻害されている。この
ため温度補償用抵抗を歪抵抗体と同一基板上に温度補償
用の抵抗体を設けても良いが、異なるドーピング濃度で
形成する抵抗体を同一基板上に設けるには、ドーピング
に際して他方の抵抗体をマスキングする必′　要があり
、その製造が煩雑となる。

本発明は同一基板上に異なるドーピング濃度で形成され
た抵抗体を有する抵抗装置の簡便な製造方法を提供する
ことを目的とするものである。

（課題を解決するための手段） 本発明に係る薄膜型半導体抵抗装置の製造方法は、薄膜
型半導体抵抗を形成しようとする基板上に、所定のドー
ピング濃度による非晶質のシリコン第一抵抗層を形成し
、更に第一抵抗層の上面に第一抵抗層と同様の手段でド
ーピング濃度の異なるシリコン第二抵抗層を形成し、所
望のドーピング濃度の抵抗体を形成せんとする個所に対
応して、第二抵抗層の一部をエツチング除去し、抵抗体
形成個所にレーザーアニールを施して当該個所を結晶化
し、而る後抵抗体となる部分以外を除去してなることを
特徴とするものである。

（作　用） 基板上に一部ドーピング濃度の異なる非晶質のシリコン
半導体が積層形成され、上面側のアモルファスシリコン
層の一部を除去して前記の異なる非晶質のシリコン半導
体層を各々露出せしめ、所定の個所にレーザーアニール
を施すと、レーザー照射部分は溶融後個化する際に不純
物の均一拡散と共に結晶化するので、常法通り抵抗部分
を残して除去すると同一基板上には不純物濃度の異なる
半導体抵抗が形成される。

（実施例） 次に本発明方法の実施例を圧力センサに利用される薄膜
型半導体抵抗装置の製造について説明する。

圧力センサとして利用される薄膜型半導体抵抗装置は、
歪抵抗装置と称せられるもので、枠部１の上面に基板２
を形成したダイヤフラムを用意し、前記基板２の表面に
絶縁膜３を形成し、絶縁膜３上に薄膜型半導体で形成さ
れる歪抵抗体４及び補償用抵抗体５を設けるもので、絶
縁膜３はＳｉｎｇ。

Ｓｉ３Ｎ４等で気相成長、その他常法の手段で形成する
。次に前記絶縁膜３上に抵抗体４，５を各々形成するも
のであるが、歪抵抗体４は基板２上の歪応力を受ける個
所に、また補償用抵抗体５は枠部１の上方の歪応力を受
けない個所に設ける。各抵抗体の形成手段は、絶縁膜３
の表面にＰ−ＣＶＤその他の手段で、ドーピングガスを
混入せしめて所定の量の不純物が混入されたアモルファ
スシリコン膜からなる第一抵抗層４′を形成しく第１図
Ｉ）、更にドーピングガス濃度を異ならせて第二抵抗層
５を積層形成する（第１図■）。尚第一抵抗層４′を形
成するに際して、そのドーピング濃度は製出される抵抗
体４の抵抗温度数が零となるものを選択し、第二抵抗層
５′を形成するに際してのドーピング濃度は後述する式
（１）を満足するように定める。

第一抵抗層４′及び第二抵抗層５′が形成されたら、歪
抵抗体４を形成せんとする個所の第二抵抗層５′を適当
な範囲で除去する（第１図■）。除去手段は常方通りの
エツチング処理を行う。而して歪抵抗体４及び温度補償
用抵抗体５を形成せんとする個所をレーザーアニールし
く第１図■）、当該個所を所定の深さだれポリ化すると
共に混入された不純物を均一に拡散せしめる。次に所定
のフォトエツチングを行って絶縁膜上にそれぞれ歪抵抗
体４及び補償用抵抗体５を形成しく第１図Ｖ）、金属蒸
着によって所定のリード電極６を形成する（第１図■）
。

従って不純物濃度の異なる半導体抵抗（歪抵抗体４及び
補償用抵抗体５）が同一基板上に容易に形成されるので
、圧力センサ等の半導体抵抗装置を小型化できろと共に
、その製造を容易にしたものである。尚前記補償用抵抗
体５のドーピング及びエツチングに際しては、 ８／β−（Ｒ＋ｒ　）／ｒ　　　（１１δ　補償用抵抗
のＴＣＲ，β　歪抵抗体４のＴＣＲＲ歪抵抗体４の抵抗
値（０℃基準） ｒ　補償用抵抗体５の抵抗値（０℃基準）（１）式が満
足するように予め定めておくと、センサとしての精度に
おいて、温度変化の影響を少なくすることができるもの
である。

（発明の効果） 本発明は以上のように同一基板上に異なる不純物濃度の
半導体抵抗を形成するに際して、各々所定のドーピング
濃度を有するアモルファスシリコン膜を連続して形成し
、表面側の積層膜部の一部を除去し、レーザーアニール
を施すと云うもので、その製造が簡略化されたものであ
る。

【図面の簡単な説明】

第１図（Ｉ〜■）は本発明方法の実施例を示す工程図、
第２図は製出された半導体抵抗装置の断面図である。 １は枠部 ２は膜部 ３は絶縁層 ４は歪抵抗体 ５は補償用抵抗体 ４は第一抵抗層 ５は第二抵抗層 特許出願人　　　　　日本精機株式会社手続補正書（方
式） １．事件の表示 特願平２−１１４４８２ ２、発明の名称 薄膜型半導体抵抗装置の製造方法 ３、補正をする者 事件との関係：特許出願人 住所：長岡市東蔵王２丁目２番３４号 名称：日本精機株式会社 ４、代理人 平成３年１２月１７日 ５、補正の対象 とあるのを。 「第１図は本発明方法の実施例」 と補正する。

Claims (1)

【特許請求の範囲】
1. （１）薄膜型半導体抵抗を形成しようとする基板上に、
   所定のドーピング濃度による非晶質のシリコン第一抵抗
   層を形成し、更に第一抵抗層の上面に第一抵抗層と同様
   の手段でドーピング濃度の異なるシリコン第二抵抗層を
   形成し、所望のドーピング濃度の抵抗体を形成せんとす
   る個所に対応して、第二抵抗層の一部をエッチング除去
   し、抵抗体形成個所にレーザーアニールを施して当該個
   所を結晶化し、而る後抵抗体となる部分以外を除去して
   なることを特徴とする薄膜型半導体抵抗装置の製造方法
   。