JPH0416517Y2 - - Google Patents
Info
- Publication number
- JPH0416517Y2 JPH0416517Y2 JP1985110414U JP11041485U JPH0416517Y2 JP H0416517 Y2 JPH0416517 Y2 JP H0416517Y2 JP 1985110414 U JP1985110414 U JP 1985110414U JP 11041485 U JP11041485 U JP 11041485U JP H0416517 Y2 JPH0416517 Y2 JP H0416517Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- frequency
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2236—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using a phase locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Circuits Of Receivers In General (AREA)
- Stereo-Broadcasting Methods (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
この考案はAM受信時にはAM信号のキヤリヤ
に同期し、FM受信時にはステレオのパイロツト
信号に同期するPLL回路に関するものである。
に同期し、FM受信時にはステレオのパイロツト
信号に同期するPLL回路に関するものである。
第４図および第５図はそれぞれ従来知られてい
るAMおよびFM受信における通常のPLL回路を
示すブロツク図であり、これらの図において符号
１は位相比較器、２は電圧制御発振器、３は位相
器を示している。 上記のような従来のPLL回路においては、
AM，FM受信用としてそれぞれ個別に同期回路
を設け、例えばAM受信時は第１図における位相
比較器１に基準信号となるAMIF信号が入力さ
れ、電圧制御発振器２から位相器３を経た信号が
位相比較器１へフイードバツクされて位相比較を
行い、電圧制御発振器で規制されて同期信号を得
るようになつている。ここで、位相器３は位相比
較器１がアナログ乗算型のときに、電圧制御発振
器２の位相が基準信号と位相がπ／２ずれて同期
するので、同期信号をPLL回路から取り出すた
めに位相をπ／２だけずらす必要があるためであ
る。 上記と同様に、第２図におけるFM受信時には
FMコンポジツトの入力を位相比較器１が受けて
電圧制御発振器２、位相器を経てパイロツト同期
信号が得られるようになつている。
るAMおよびFM受信における通常のPLL回路を
示すブロツク図であり、これらの図において符号
１は位相比較器、２は電圧制御発振器、３は位相
器を示している。 上記のような従来のPLL回路においては、
AM，FM受信用としてそれぞれ個別に同期回路
を設け、例えばAM受信時は第１図における位相
比較器１に基準信号となるAMIF信号が入力さ
れ、電圧制御発振器２から位相器３を経た信号が
位相比較器１へフイードバツクされて位相比較を
行い、電圧制御発振器で規制されて同期信号を得
るようになつている。ここで、位相器３は位相比
較器１がアナログ乗算型のときに、電圧制御発振
器２の位相が基準信号と位相がπ／２ずれて同期
するので、同期信号をPLL回路から取り出すた
めに位相をπ／２だけずらす必要があるためであ
る。 上記と同様に、第２図におけるFM受信時には
FMコンポジツトの入力を位相比較器１が受けて
電圧制御発振器２、位相器を経てパイロツト同期
信号が得られるようになつている。
上記のような従来のAM／FM受信器における
同期信号を得る手段では、AMとFMのそれぞれ
にPLL回路を必要とし、従つて構成部品数が多
くなり、複雑な回路になつてしまうと云う問題が
あつた。 この考案はかかる問題点を解消するためになさ
れたもので、共通のPLL回路によつてAMとFM
の同期信号を得られる同期回路を提供することを
目的としている。
同期信号を得る手段では、AMとFMのそれぞれ
にPLL回路を必要とし、従つて構成部品数が多
くなり、複雑な回路になつてしまうと云う問題が
あつた。 この考案はかかる問題点を解消するためになさ
れたもので、共通のPLL回路によつてAMとFM
の同期信号を得られる同期回路を提供することを
目的としている。
この考案に係わる同期回路は、AMIF信号と
FMコンポジツト信号とが入力してこれらの何れ
かを選択する切替回路と、これの出力を基準信号
として入力する位相比較器と、これの出力によつ
て制御される電圧制御発振器と、これの出力が所
定の分周を行う分周器などを備え、AM／FM切
換信号により切換回路と分周器とが同期して制御
されることによつて、共通のPLL回路でAM受信
時にはIFキヤリヤと、FM受信時にはパイロツト
信号と同期した信号を得るものである。
FMコンポジツト信号とが入力してこれらの何れ
かを選択する切替回路と、これの出力を基準信号
として入力する位相比較器と、これの出力によつ
て制御される電圧制御発振器と、これの出力が所
定の分周を行う分周器などを備え、AM／FM切
換信号により切換回路と分周器とが同期して制御
されることによつて、共通のPLL回路でAM受信
時にはIFキヤリヤと、FM受信時にはパイロツト
信号と同期した信号を得るものである。
第１図はこの考案の一実施例による同期回路の
構成を示すブロツク図であり、第１図において符
号１は位相比較器、２は電圧制御発振器、３は位
相器、４はAM入力信号とFM入力信号との切換
回路、５は分周器、６は切換回路４と分周器５に
対してAM，FMの切換信号を伝送する切換信号
出力端を示している。 上記のような構成の同期回路において、通常の
FMのパイロツト信号は19KHz、またはAMのIF
信号は、455KHzであるので、ここでFMのパイロ
ツト信号である19KHzを24倍すると456KHzにな
り、この456KHzと上記AMのIF信号の455KHzと
が近接した周波数であることを利用している。す
なわち、例えばFM受信の場合は切換信号出力端
６から切換回路４に対してFM入力位置に、分周
器５に対しては動作位置に設定するように信号を
入力させ、位相比較器１に入力したFM入力は電
圧制御発振器２を経て分周器５において24分周さ
せた出力を位相器３を経て位相比較器１へフイー
ドバツクする。また，AM受信の場合は切換信号
出力端６から切換回路４に対してAM入力位置
に、分周器５に対しては入出力端を短絡位置に設
定するように信号を入力させ、位相比較器１に入
力したAM入力は電圧制御発振器２を経て分周器
５では動作を行なわずに位相器３を経て位相比較
器１へフイードバツクするようになつている。 第２図は上記の構成の同期回路の一例を示す回
路図であり、図において、例えばAMIFを450K
Hzとすると、FM受信時のVCOのフリーラン周波
数はfM１／2π√＝3.648MHzで発振し、この出
力が２つの分周器５ａ，５ｂで48分周され76KHz
の出力となつて位相器３に入力し、さらにこの位
相器３内でステレオサブ信号復調用の38KHzとパ
イロツト信号の19KHzとに分離された信号が得ら
れる。 第３図は第２図における位相器３のタイミング
チヤートであつて、例えばAM受信時はVCOの
フリーラン周波数は図のSW2をオン状態にするこ
とによつて、 fEM＝１／2π√（＋′）＝3.6MHzで発振し、
分周器５ａを短絡して分周器５ｂで２分周され、
1.8MHzの信号f0を位相器３に入力させ、上記FM
受信時と同様に900KHzの信号f1とIFキヤリアに
同期する450KHzの信号f2とに分離された信号が
得られる。 また、第３図における説明において、AMのIF
信号の455KHzとFMのパイロツト信号の19KHzを
24倍した456KHzとの差値があるが、この程度の
僅差はPLLのロツクレンジに十分入るので問題
はなく、AM，FM何れの受信時においても共通
のPLL回路によつて同期信号が得られるように
なつている。 なお上記実施例ではVCOの発振周波数を3.6M
Hz近傍とした場合について説明したが、他の適切
な値の周波数であつてもよく、また位相比較器１
をアナログ乗算器型として説明したため、基準周
波数に対してπ／２だけ位相をシフトしてPLL
回路をロツクする必要上、位相器３を用いた例で
説明したが、位相比較器１がデジタル比較器の場
合は位相器３を使用しないことになる。 さらに、上記実施例ではAM受信時におけるIF
キヤリアに位相が０とπ／２とで同期した信号が
得られるので、これらの信号でIF信号を同期検
波することによつて、AM受信によるステレオの
復調ができることになる。
構成を示すブロツク図であり、第１図において符
号１は位相比較器、２は電圧制御発振器、３は位
相器、４はAM入力信号とFM入力信号との切換
回路、５は分周器、６は切換回路４と分周器５に
対してAM，FMの切換信号を伝送する切換信号
出力端を示している。 上記のような構成の同期回路において、通常の
FMのパイロツト信号は19KHz、またはAMのIF
信号は、455KHzであるので、ここでFMのパイロ
ツト信号である19KHzを24倍すると456KHzにな
り、この456KHzと上記AMのIF信号の455KHzと
が近接した周波数であることを利用している。す
なわち、例えばFM受信の場合は切換信号出力端
６から切換回路４に対してFM入力位置に、分周
器５に対しては動作位置に設定するように信号を
入力させ、位相比較器１に入力したFM入力は電
圧制御発振器２を経て分周器５において24分周さ
せた出力を位相器３を経て位相比較器１へフイー
ドバツクする。また，AM受信の場合は切換信号
出力端６から切換回路４に対してAM入力位置
に、分周器５に対しては入出力端を短絡位置に設
定するように信号を入力させ、位相比較器１に入
力したAM入力は電圧制御発振器２を経て分周器
５では動作を行なわずに位相器３を経て位相比較
器１へフイードバツクするようになつている。 第２図は上記の構成の同期回路の一例を示す回
路図であり、図において、例えばAMIFを450K
Hzとすると、FM受信時のVCOのフリーラン周波
数はfM１／2π√＝3.648MHzで発振し、この出
力が２つの分周器５ａ，５ｂで48分周され76KHz
の出力となつて位相器３に入力し、さらにこの位
相器３内でステレオサブ信号復調用の38KHzとパ
イロツト信号の19KHzとに分離された信号が得ら
れる。 第３図は第２図における位相器３のタイミング
チヤートであつて、例えばAM受信時はVCOの
フリーラン周波数は図のSW2をオン状態にするこ
とによつて、 fEM＝１／2π√（＋′）＝3.6MHzで発振し、
分周器５ａを短絡して分周器５ｂで２分周され、
1.8MHzの信号f0を位相器３に入力させ、上記FM
受信時と同様に900KHzの信号f1とIFキヤリアに
同期する450KHzの信号f2とに分離された信号が
得られる。 また、第３図における説明において、AMのIF
信号の455KHzとFMのパイロツト信号の19KHzを
24倍した456KHzとの差値があるが、この程度の
僅差はPLLのロツクレンジに十分入るので問題
はなく、AM，FM何れの受信時においても共通
のPLL回路によつて同期信号が得られるように
なつている。 なお上記実施例ではVCOの発振周波数を3.6M
Hz近傍とした場合について説明したが、他の適切
な値の周波数であつてもよく、また位相比較器１
をアナログ乗算器型として説明したため、基準周
波数に対してπ／２だけ位相をシフトしてPLL
回路をロツクする必要上、位相器３を用いた例で
説明したが、位相比較器１がデジタル比較器の場
合は位相器３を使用しないことになる。 さらに、上記実施例ではAM受信時におけるIF
キヤリアに位相が０とπ／２とで同期した信号が
得られるので、これらの信号でIF信号を同期検
波することによつて、AM受信によるステレオの
復調ができることになる。
以上のように、この考案によればAM，FMの
入力信号を切換えて位相比較器に入力させるとと
もに、位相器の前段に設けた分周器に対してFM
受信時のみ動作させるように構成したので、
AM，FM共通のPLL回路による同期回路が得ら
れる効果がある。
入力信号を切換えて位相比較器に入力させるとと
もに、位相器の前段に設けた分周器に対してFM
受信時のみ動作させるように構成したので、
AM，FM共通のPLL回路による同期回路が得ら
れる効果がある。
第１図はこの考案の一実施例によるAM，FM
同期回路の構成を示すブロツク図、第２図は第１
図の構成による具体的な一例を示す回路図、第３
図は第２図における位相器の入出力のタイミング
チヤート、第４図および第５図はそれぞれ従来の
AMおよびFM同期用PLL回路の構成を示すブロ
ツク図である。 １……位相比較器、２……電圧制御発振器、３
……位相器、４……切換回路、５……分周器。
同期回路の構成を示すブロツク図、第２図は第１
図の構成による具体的な一例を示す回路図、第３
図は第２図における位相器の入出力のタイミング
チヤート、第４図および第５図はそれぞれ従来の
AMおよびFM同期用PLL回路の構成を示すブロ
ツク図である。 １……位相比較器、２……電圧制御発振器、３
……位相器、４……切換回路、５……分周器。
Claims (1)
- AMIF信号とFMコンポジツト信号とを切換え
る切換回路と、この切換回路の出力を基準信号と
して入力する位相比較器と、この位相比較器の出
力により制御される電圧制御発振器と、この電圧
制御発振器の出力を分周する分周器と、この分周
器の出力を上記位相比較器へフイードバツクする
PLL回路において、上記切換回路と分周器とを
同期させてAM／FM切換を行うことによつて、
AM受信時にはIFキヤリヤと、FM受信時にはパ
イロツト信号と同期した信号を得ることを特徴と
するAM／FM同期回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985110414U JPH0416517Y2 (ja) | 1985-07-18 | 1985-07-18 | |
| US06/886,720 US4691356A (en) | 1985-07-18 | 1986-07-18 | AM/FM synchronizing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985110414U JPH0416517Y2 (ja) | 1985-07-18 | 1985-07-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6219838U JPS6219838U (ja) | 1987-02-05 |
| JPH0416517Y2 true JPH0416517Y2 (ja) | 1992-04-14 |
Family
ID=14535173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985110414U Expired JPH0416517Y2 (ja) | 1985-07-18 | 1985-07-18 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4691356A (ja) |
| JP (1) | JPH0416517Y2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3885625T2 (de) * | 1987-01-20 | 1994-03-10 | Matsushita Electric Ind Co Ltd | Empfänger für Erd- und Satellitenrundfunk. |
| US5109542A (en) * | 1991-02-06 | 1992-04-28 | Motorola, Inc. | AM-FM combined stereo receiver |
| US20020157111A1 (en) * | 2001-04-20 | 2002-10-24 | Reams David Anthony | Television program-related coupon hyperlink system |
| DE10157331A1 (de) * | 2001-11-23 | 2003-05-28 | Thomson Brandt Gmbh | Gerät zur Aufzeichnung oder Wiedergabe von Informationen mit Mitteln zur Signalerzeugung aus einem Wobbelsignal |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57125530A (en) * | 1981-01-28 | 1982-08-04 | Nippon Gakki Seizo Kk | Removing circuit for interference of adjacent station at receiver |
-
1985
- 1985-07-18 JP JP1985110414U patent/JPH0416517Y2/ja not_active Expired
-
1986
- 1986-07-18 US US06/886,720 patent/US4691356A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6219838U (ja) | 1987-02-05 |
| US4691356A (en) | 1987-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0416517Y2 (ja) | ||
| US5001757A (en) | FM stereo tone detector | |
| US4061882A (en) | Quadrature multiplying four-channel demodulator | |
| US4493099A (en) | FM Broadcasting system with transmitter identification | |
| US4860354A (en) | Arrangement for decoding a stereo multiplex signal | |
| US4232189A (en) | AM Stereo receivers | |
| JPS6387052A (ja) | Ｆｍ多重放送受信機におけるデ−タ復調回路 | |
| JPH01245720A (ja) | シンセサイザチューナ | |
| JPS6241474Y2 (ja) | ||
| JPS5929416Y2 (ja) | 受信機 | |
| JPS5840375B2 (ja) | ダブルス−パ−ジユシンキ | |
| JPS6130783B2 (ja) | ||
| JPS5883446A (ja) | 受信機 | |
| RU2059341C1 (ru) | Стереодекодер | |
| JPS6129590B2 (ja) | ||
| JPH06318959A (ja) | 位相同期装置 | |
| JPH0141250Y2 (ja) | ||
| JPS5683189A (en) | Audio multiplex modulation circuit | |
| IE44880B1 (en) | Method and circuit arrangement for the interference-free reception of the baseband of a baseband vocoder | |
| JPS60241338A (ja) | 符号・復号器 | |
| JPS6387039A (ja) | デイジタルｐｌｌ回路のロツク検出回路 | |
| JPS6330805B2 (ja) | ||
| JPS62279722A (ja) | シンセサイザ−の周波数変換回路 | |
| JPS55124332A (en) | Pll circuit | |
| JPS6222491B2 (ja) |