JPH04167010A - 電流源回路 - Google Patents
電流源回路Info
- Publication number
- JPH04167010A JPH04167010A JP2293923A JP29392390A JPH04167010A JP H04167010 A JPH04167010 A JP H04167010A JP 2293923 A JP2293923 A JP 2293923A JP 29392390 A JP29392390 A JP 29392390A JP H04167010 A JPH04167010 A JP H04167010A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current source
- diode
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、電流源回路とくに温度比例型の基準電流源回
路に関する。
路に関する。
［従来の技術］
電源電圧に依存しない電流源回路は、アナログ回路にお
ける基準電流源回路として頻繁に使用される。
ける基準電流源回路として頻繁に使用される。
第５図は一般的な基準電流源回路を示す図である。第５
図のＱｌ、Ｑ２はＰＮＰＮＰＮ型バイポーラトランジス
タ下ＰＮＰトランジスタと略称する）であり、Ｑ３．Ｑ
４はＮＰＮ型バイポーラトランジスタ（以下ＮＰＮトラ
ンジスタと略称する）である。またＲは抵抗である。
図のＱｌ、Ｑ２はＰＮＰＮＰＮ型バイポーラトランジス
タ下ＰＮＰトランジスタと略称する）であり、Ｑ３．Ｑ
４はＮＰＮ型バイポーラトランジスタ（以下ＮＰＮトラ
ンジスタと略称する）である。またＲは抵抗である。
上記の回路は次の様に作動する。ＮＰＮ）ランジスタＱ
３のコレクタ電流およびＰＮＰ ｌ−ランジスタＱ２の
コレクタ電流を共に１５とする。そうすると、ＮＰＮ
）ランジスタＱ３．Ｑ４のベース電位ＶＢは次式で表さ
れる。
３のコレクタ電流およびＰＮＰ ｌ−ランジスタＱ２の
コレクタ電流を共に１５とする。そうすると、ＮＰＮ
）ランジスタＱ３．Ｑ４のベース電位ＶＢは次式で表さ
れる。
ＶＢ −ＶＴ （ｌ ｎ １５ ／ Ｉｓ
−（１）ただし、 ＶＴ：ｋＴ／ｇ ＩＳ ：逆方向飽和電流 Ｔ ：絶対温度 ｋ ：ボルツマン定数 ｇ ：電子の電荷 またｖＢは次式の様にも表せる。
−（１）ただし、 ＶＴ：ｋＴ／ｇ ＩＳ ：逆方向飽和電流 Ｔ ：絶対温度 ｋ ：ボルツマン定数 ｇ ：電子の電荷 またｖＢは次式の様にも表せる。
ＶＢ−（ＶＴＮｎ １５／ｎ１ｓ） ＋Ｒ−１５・・
（２） ただし上記ｎは、ＮＰＮ トランジスタＱ３のエリアフ
ァクタである。前記（１）（２）式より、基準電流Ｉ５
は次式の様になる。
（２） ただし上記ｎは、ＮＰＮ トランジスタＱ３のエリアフ
ァクタである。前記（１）（２）式より、基準電流Ｉ５
は次式の様になる。
１５−ＶＴＩｎ −ｎ／Ｒ−（３）
上記（３）式より、基準電流■５は抵抗ＲとＮＰＮトラ
ンジスタＱ３とのエリアファクタｎによって決定される
。
ンジスタＱ３とのエリアファクタｎによって決定される
。
［発明か解決しようとする課題］
第５図に示す回路を集積回路（以下ＩＣと略称する）化
した場合、抵抗Ｒの値やＮＰＮ ）ランジスタＱ３のエ
リアファクタｎは固定される。このため上記（３）式に
より決定される基準電流Ｉ５を、必要に応じて変更する
ことができないという不具合がある。また電流値を変更
するには回路を再設計する必要かあり、それに要する時
間や費用が増大する。
した場合、抵抗Ｒの値やＮＰＮ ）ランジスタＱ３のエ
リアファクタｎは固定される。このため上記（３）式に
より決定される基準電流Ｉ５を、必要に応じて変更する
ことができないという不具合がある。また電流値を変更
するには回路を再設計する必要かあり、それに要する時
間や費用が増大する。
本発明の目的は、基準電流源の電流値を必要に応して任
意に変更設定することがｉ＋Ｊ能な電流源回路を提供す
ることにある。
意に変更設定することがｉ＋Ｊ能な電流源回路を提供す
ることにある。
［課題を解決するための手段］
上記課題を解決し目的を達成するために、本発明では次
のような手段を講じた。
のような手段を講じた。
基準電流の設定値を変更可能にするために、抵抗に電流
を注入し、かつ基準電流と相関のある電流源と、上記電
流源の電流を最低電位端子にバイパスするためのスイッ
チと、このスイッチが閉じた状態のとき、電流を逆流さ
せないためのダイオードとを備えるようにした。
を注入し、かつ基準電流と相関のある電流源と、上記電
流源の電流を最低電位端子にバイパスするためのスイッ
チと、このスイッチが閉じた状態のとき、電流を逆流さ
せないためのダイオードとを備えるようにした。
第１図は本発明の概念図である。第１図において、第５
図と同一部分には同一符号を付しである。
図と同一部分には同一符号を付しである。
Ｑｌ、Ｑ２はＰＮＰトランジスタてあり、Ｑ３゜Ｑ４は
ＮＰＮ）ランジスタであり、Ｒは抵抗であり、ｎはＮＰ
Ｎ ）ランジスタＱ３のエリアファクタである。上記各
素子Ｑｌ、Ｑ２．Ｑ３．Ｑ４゜Ｒにより、基本的な基準
電流源回路１０が構成される。またＤｌは逆流阻止用の
ダイオードであり、ＳＷＩはスイッチであり、１１は前
記基４電流Ｉとの相関のある電流１１を流す電流源であ
る。
ＮＰＮ）ランジスタであり、Ｒは抵抗であり、ｎはＮＰ
Ｎ ）ランジスタＱ３のエリアファクタである。上記各
素子Ｑｌ、Ｑ２．Ｑ３．Ｑ４゜Ｒにより、基本的な基準
電流源回路１０が構成される。またＤｌは逆流阻止用の
ダイオードであり、ＳＷＩはスイッチであり、１１は前
記基４電流Ｉとの相関のある電流１１を流す電流源であ
る。
本発明では上記基準電流源回路１０のＮＰＮ トランジ
スタＱ３のエミッタとダイオードＤ１のカソードとを接
続点３で接続している。また、ダイオードＤ１のアノー
ドと電流源１１の一端とスイッチＳＷＩの片方の端子と
を接続点４で接続している。スイッチＳＷ１のもう一方
の端子はＧＮＤ端子２と接続されている。
スタＱ３のエミッタとダイオードＤ１のカソードとを接
続点３で接続している。また、ダイオードＤ１のアノー
ドと電流源１１の一端とスイッチＳＷＩの片方の端子と
を接続点４で接続している。スイッチＳＷ１のもう一方
の端子はＧＮＤ端子２と接続されている。
次に上記のように接続された回路における基準電流Ｉに
ついて説明する。
ついて説明する。
（ａ）スイッチＳＷＩが閉じた状態の場合電流Ｉｆはす
べてＧＮＤ端子２へ流れるので、第１図の回路は基準電
流源回路１ｏのみの場合と等価になる。したがってこの
場合の基準電流Ｉは（３）式より １−ＶＴ ＩＩ ｎ −ｎ／Ｒ−（４）となる。
べてＧＮＤ端子２へ流れるので、第１図の回路は基準電
流源回路１ｏのみの場合と等価になる。したがってこの
場合の基準電流Ｉは（３）式より １−ＶＴ ＩＩ ｎ −ｎ／Ｒ−（４）となる。
（ｂ）スイッチＳＷＩが開いた状態の場合ＮＰＮ ）ラ
ンジスタＱ３及びＱ４のヘース電位をＶＢＢとすると、
ＶＢＢは次のように表せる。
ンジスタＱ３及びＱ４のヘース電位をＶＢＢとすると、
ＶＢＢは次のように表せる。
ＶＢＢ−ＶＴＩ） ｎ ・ １／Ｉｓ
−（５）またＶＢＢは次のように
も表せる。
−（５）またＶＢＢは次のように
も表せる。
ＶＢＢ−（ＶＴＮｎ ・ＩＩＩｓ ） 十Ｒ（１＋ＩＩ
）・・・（６） ここで １１ −ｍｌ
・・・ （７）とすると、（５）（６）（７）式よ
り、基準電流工は次式で表される。
）・・・（６） ここで １１ −ｍｌ
・・・ （７）とすると、（５）（６）（７）式よ
り、基準電流工は次式で表される。
１−ＶＴ Ｉ ｎ −ｎ／ （ｍ＋１） Ｒ−（８）［
作用］ 上記手段を講じたことにより次のような作用が生じる。
作用］ 上記手段を講じたことにより次のような作用が生じる。
電流源１１から抵抗ＲとＮＰＮ ）ランジスタＱ３のエ
ミッタとの接続点３に電流を注入するようにしたので、
基準電流１の設定値を変更することが可能となる。
ミッタとの接続点３に電流を注入するようにしたので、
基準電流１の設定値を変更することが可能となる。
［実施例］
（第１実施例）
第２図は本発明の第１実施例を示す図である。
第２図において、Ｑｌ、Ｑ２．Ｑ５はＰＮＰ トランジ
スタてあり、Ｑ３．Ｑ４．Ｑ６はＮＰＮ トランジスタ
である。Ｄｌはダイオードてあり、Ｒは抵抗てあり、ｍ
は上記ＰＮＰトランジスタＱ５のエリアファクタであり
、ｎはＮＰＮトランジスタＱ３のエリアファクタである
。Ｑｌ、Ｑ２．Ｑ３゜Ｑ４．Ｈにより基本的な基準電流
源回路１０を構成している。基準電流Ｉに相関をもつ第
１図に示した電流源１１は、上記ＰＮＰ ）ランジスタ
Ｑｌ。
スタてあり、Ｑ３．Ｑ４．Ｑ６はＮＰＮ トランジスタ
である。Ｄｌはダイオードてあり、Ｒは抵抗てあり、ｍ
は上記ＰＮＰトランジスタＱ５のエリアファクタであり
、ｎはＮＰＮトランジスタＱ３のエリアファクタである
。Ｑｌ、Ｑ２．Ｑ３゜Ｑ４．Ｈにより基本的な基準電流
源回路１０を構成している。基準電流Ｉに相関をもつ第
１図に示した電流源１１は、上記ＰＮＰ ）ランジスタ
Ｑｌ。
Ｑ２．Ｑ５により構成されるカレントミラー回路で実現
されており、（７）式の関係が成立する。
されており、（７）式の関係が成立する。
また第１図に示した電流値変更用のスイッチＳＷ１はス
イッチング用のＮＰＮ ）ランジスタＱ６で実現されて
いる。そして上記トランジスタＱ６のベースに設けたコ
ントロール端子５に制御信号を人力することにより、上
記接続点３へ電流１１−ｍｌを適時供給するものとなっ
ている。これにより、 （Ａ）ＮＰＮＩ−ランジスタＱ６かＯＮ状態ならばＩ
＝ＶＴ Ｉ ｎ −ｎ／Ｒ （Ｂ）ＮＰＮ）ランシスタＱ６がＯＦＦ状態ならば Ｉ −ＶＴ （ｌ ｎ−ｎ／ Ｃｒｎ＋ １
） Ｒとなる。
イッチング用のＮＰＮ ）ランジスタＱ６で実現されて
いる。そして上記トランジスタＱ６のベースに設けたコ
ントロール端子５に制御信号を人力することにより、上
記接続点３へ電流１１−ｍｌを適時供給するものとなっ
ている。これにより、 （Ａ）ＮＰＮＩ−ランジスタＱ６かＯＮ状態ならばＩ
＝ＶＴ Ｉ ｎ −ｎ／Ｒ （Ｂ）ＮＰＮ）ランシスタＱ６がＯＦＦ状態ならば Ｉ −ＶＴ （ｌ ｎ−ｎ／ Ｃｒｎ＋ １
） Ｒとなる。
（第２実施例）
第３図は本発明の第２実施例を示す回路図である。第２
図と同一部分には同一符号を付し、説明を省略する。図
示のごとく本実施例は第２図に示した回路のスイッチン
グ用のＮＰＮトランジスタＱ６をＮチャネル型のＭＯＳ
ＦＥＴＭＩに置き換えた例である。その他の個所は
第２図と同じである。本実施例においても第１実施例と
同様の作用効果を奏する。
図と同一部分には同一符号を付し、説明を省略する。図
示のごとく本実施例は第２図に示した回路のスイッチン
グ用のＮＰＮトランジスタＱ６をＮチャネル型のＭＯＳ
ＦＥＴＭＩに置き換えた例である。その他の個所は
第２図と同じである。本実施例においても第１実施例と
同様の作用効果を奏する。
（第３実施例）
第４図は本発明の第３実施例を示す回路図である。第２
図と同一部分には同一符号を付し、説明を省略する。図
示のごとく本実施例は第２図に示した回路のＰＮＰ ）
ランジスタＱ５．ダイオードＤ１．スイッチング用のト
ランジスタＱ６を複数個並列的に設けた例である。本実
施例においては第１実施例と同様の作用効果を奏する上
、コントロール端子７，８．９に制御信号を選択的に入
力することにより、スイッチング用のＮＰＮ トランジ
スタＱＩＯ，Ｑｌｌ、 Ｑｌ２を０Ｎ−ＯＦＦさせ、そ
の結果、基準電流■を表−１のように設定できる利点が
ある。
図と同一部分には同一符号を付し、説明を省略する。図
示のごとく本実施例は第２図に示した回路のＰＮＰ ）
ランジスタＱ５．ダイオードＤ１．スイッチング用のト
ランジスタＱ６を複数個並列的に設けた例である。本実
施例においては第１実施例と同様の作用効果を奏する上
、コントロール端子７，８．９に制御信号を選択的に入
力することにより、スイッチング用のＮＰＮ トランジ
スタＱＩＯ，Ｑｌｌ、 Ｑｌ２を０Ｎ−ＯＦＦさせ、そ
の結果、基準電流■を表−１のように設定できる利点が
ある。
上記の表−１の中のｒｌＪはＮＰＮ ）ランジスタＱＩ
Ｏ，Ｑｌｌ、 Ｑ１２ノＯＮ状態を示し、ｒＯＪはＮＰ
Ｎ トランシフ、夕ＱｌＯ，Ｑｌｌ、 Ｑｌ２（７）Ｏ
Ｆ Ｆ状態を示している。またＩ ｒｅｒはＶＴｇｎ−
ｎ／Ｒである。
Ｏ，Ｑｌｌ、 Ｑ１２ノＯＮ状態を示し、ｒＯＪはＮＰ
Ｎ トランシフ、夕ＱｌＯ，Ｑｌｌ、 Ｑｌ２（７）Ｏ
Ｆ Ｆ状態を示している。またＩ ｒｅｒはＶＴｇｎ−
ｎ／Ｒである。
なお本発明は上記した各実施例に限定されるものではな
い。例えば、ダイオードＤ１の代オ〕りにダイオードと
等価な動作をする半導体素子からなるダイオード類を接
続するようにしてもよい。このほか本発明の要旨を逸脱
しない範囲で種々変形実施可能である。
い。例えば、ダイオードＤ１の代オ〕りにダイオードと
等価な動作をする半導体素子からなるダイオード類を接
続するようにしてもよい。このほか本発明の要旨を逸脱
しない範囲で種々変形実施可能である。
［発明の効果］
以上説明したように、本発明によれば、回路設計段階で
電流値の設定を変更可能な回路構成にしであるので、基
準電流源の電流値を必要に応じて変更設定することので
きる電流源回路を提供できる。
電流値の設定を変更可能な回路構成にしであるので、基
準電流源の電流値を必要に応じて変更設定することので
きる電流源回路を提供できる。
第１図は本発明の概念図、第２図は本発明の第１実施例
を示す回路図、第３図は本発明の第２実施例を示す回路
図、第４図は本発明の第３実施例を示す回路図である。 第５図は従来技術を示す回路図である。 １・・・電源端子、２・・ＧＮＤ端子、Ｑｌ、Ｑ２゜Ｑ
３・・・ＰＮＰトランジスタ、Ｑ３．Ｑ４．Ｑ６・・Ｎ
ＰＮ ｈランジスタ、Ｄｌ・・ダイオード、Ｒ・・抵抗
、ＳＷＩ・・スイッチ。 出願人代理人 弁理士 坪井 浮 彫３図 第４図 第１図 ｆｉｎｎ 第５図
を示す回路図、第３図は本発明の第２実施例を示す回路
図、第４図は本発明の第３実施例を示す回路図である。 第５図は従来技術を示す回路図である。 １・・・電源端子、２・・ＧＮＤ端子、Ｑｌ、Ｑ２゜Ｑ
３・・・ＰＮＰトランジスタ、Ｑ３．Ｑ４．Ｑ６・・Ｎ
ＰＮ ｈランジスタ、Ｄｌ・・ダイオード、Ｒ・・抵抗
、ＳＷＩ・・スイッチ。 出願人代理人 弁理士 坪井 浮 彫３図 第４図 第１図 ｆｉｎｎ 第５図
Claims (1)
- 第１のトランジスタのエミッタと抵抗の一端とが接続さ
れ、上記第１のトランジスタのベースと第２のトランジ
スタのベースとが接続され、上記抵抗の他端と上記第２
のトランジスタのエミッタとが接続される型式の電流源
回路において、上記第１のトランジスタのエミッタと抵
抗との接続点にダイオードまたはダイオードと等価な動
作をする半導体素子からなるダイオード類のカソードが
接続され、上記ダイオード類のアノードに電流源が接続
され、上記ダイオード類のアノードと最低電位点との間
にスイッチが接続されたことを特徴とする電流源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2293923A JPH04167010A (ja) | 1990-10-31 | 1990-10-31 | 電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2293923A JPH04167010A (ja) | 1990-10-31 | 1990-10-31 | 電流源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04167010A true JPH04167010A (ja) | 1992-06-15 |
Family
ID=17800913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2293923A Pending JPH04167010A (ja) | 1990-10-31 | 1990-10-31 | 電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04167010A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009013112A1 (en) * | 2007-07-23 | 2009-01-29 | Analog Devices Inc | Low noise bandgap voltage reference |
| US7543253B2 (en) | 2003-10-07 | 2009-06-02 | Analog Devices, Inc. | Method and apparatus for compensating for temperature drift in semiconductor processes and circuitry |
| US7576598B2 (en) | 2006-09-25 | 2009-08-18 | Analog Devices, Inc. | Bandgap voltage reference and method for providing same |
| US7598799B2 (en) | 2007-12-21 | 2009-10-06 | Analog Devices, Inc. | Bandgap voltage reference circuit |
| US7612606B2 (en) | 2007-12-21 | 2009-11-03 | Analog Devices, Inc. | Low voltage current and voltage generator |
| US7714563B2 (en) | 2007-03-13 | 2010-05-11 | Analog Devices, Inc. | Low noise voltage reference circuit |
| US7750728B2 (en) | 2008-03-25 | 2010-07-06 | Analog Devices, Inc. | Reference voltage circuit |
| US7880533B2 (en) | 2008-03-25 | 2011-02-01 | Analog Devices, Inc. | Bandgap voltage reference circuit |
| US8102201B2 (en) | 2006-09-25 | 2012-01-24 | Analog Devices, Inc. | Reference circuit and method for providing a reference |
-
1990
- 1990-10-31 JP JP2293923A patent/JPH04167010A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7543253B2 (en) | 2003-10-07 | 2009-06-02 | Analog Devices, Inc. | Method and apparatus for compensating for temperature drift in semiconductor processes and circuitry |
| US7576598B2 (en) | 2006-09-25 | 2009-08-18 | Analog Devices, Inc. | Bandgap voltage reference and method for providing same |
| US8102201B2 (en) | 2006-09-25 | 2012-01-24 | Analog Devices, Inc. | Reference circuit and method for providing a reference |
| US7714563B2 (en) | 2007-03-13 | 2010-05-11 | Analog Devices, Inc. | Low noise voltage reference circuit |
| WO2009013112A1 (en) * | 2007-07-23 | 2009-01-29 | Analog Devices Inc | Low noise bandgap voltage reference |
| US7605578B2 (en) | 2007-07-23 | 2009-10-20 | Analog Devices, Inc. | Low noise bandgap voltage reference |
| US7598799B2 (en) | 2007-12-21 | 2009-10-06 | Analog Devices, Inc. | Bandgap voltage reference circuit |
| US7612606B2 (en) | 2007-12-21 | 2009-11-03 | Analog Devices, Inc. | Low voltage current and voltage generator |
| US7750728B2 (en) | 2008-03-25 | 2010-07-06 | Analog Devices, Inc. | Reference voltage circuit |
| US7880533B2 (en) | 2008-03-25 | 2011-02-01 | Analog Devices, Inc. | Bandgap voltage reference circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070296392A1 (en) | Bandgap reference circuits | |
| US4951003A (en) | Differential transconductance circuit | |
| US4567426A (en) | Current stabilizer with starting circuit | |
| JPH04167010A (ja) | 電流源回路 | |
| US4647841A (en) | Low voltage, high precision current source | |
| JPS6266716A (ja) | Ｃｍｏｓ論理レベルの差動入力の変換回路 | |
| US5933046A (en) | Low-voltage analog switch having selective bulk biasing circuitry | |
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| US4924113A (en) | Transistor base current compensation circuitry | |
| US5164658A (en) | Current transfer circuit | |
| US7671637B2 (en) | Differential transistor pair current switch supplied by a low voltage VCC | |
| KR20010041971A (ko) | 스위치 회로 | |
| JPS6135058A (ja) | 電流特性整形回路 | |
| JP3628587B2 (ja) | 電流スイッチ回路およびそれを用いるｄ／ａコンバータ | |
| US4554503A (en) | Current stabilizing circuit arrangement | |
| EP0615182B1 (en) | Reference current generating circuit | |
| US6590371B2 (en) | Current source able to operate at low supply voltage and with quasi-null current variation in relation to the supply voltage | |
| JPS59205815A (ja) | デジタル信号で調整可能な端子電圧発生用集積回路 | |
| JPS6239908A (ja) | バイアス回路 | |
| US6570431B2 (en) | Temperature-insensitive output current limiter network for analog integrated circuit | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| EP1501001A1 (en) | Bias Circuitry | |
| JP2597314Y2 (ja) | 定電流回路 | |
| JP2772069B2 (ja) | 定電流回路 | |
| JP2592990B2 (ja) | 電圧制御回路 |