JPH04167157A - メモリカード制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要〕 パワーオンリセットを行なうメモリカードの制御方式に
関し、 外部供給電源の立上り速度及び電圧状態に影響されるこ
となく、メモリカードの電源投入シーケンスを確保する
ことができ、メモリカードがアクセス可能状態であるか
否かを制御部か正確に認識できるようにすることを目的
とし、 ホストシステムに接続されＰＯＲ回路を持つ制御部のコ
ネクタに着脱され、自身もＰＯＲ回路を持つがこのＰＯ
Ｒ回路の出力は該制御部へは出力する手段がないメモリ
カードの制御方式において、メモリカードのＰＯＲ回路
の検出電圧より、制御部のＰＯＲ回路の検出電圧を高く
設定し、メモリカードがアクセス可能状態の時のみ制御
部がメモリカードをアクセスするよう構成し、またホス
トシステムに接続された制御部のコネクタに着脱される
メモリカードの制御方式において、該メモリカードにチ
ェック用メモリ部を設け、制御部かメモリカードをアク
セスする場合、チェック用メモリ部にチェック用データ
を書込み、それを読出して比較して、メモリカードかア
クセス可能状態であるか否かをチェックするよう構成す
る。

〔産業上の利用分野〕

本発明は、パワーオンリセットを行なうメモリカードの
制御方式に関する。

近年の半導体メモリの著しい進歩によりメモリ容量の増
大、小型化、低消費電力化が実現され、着脱出来る様に
された半導体メモリカードの使用が増大してきている。

メモリカードはそのインタフェイス、ビン配列等が各社
バラバラで使用上不便であったか、近年規格化され、使
用上の不便も改善された。しかし現状のインタフェイス
信号ではメモリカード内のＰＯＲ（パワーオンリセット
）の状態等か分らず、従ってアクセス可能か否かを判定
する事が出来ない。本発明はか＼る状態での確実なメモ
リアクセス制御方式に係るものである。

〔従来の技術〕

装置の電源を投入すると、微小時間単位で見れば、装置
内電源電圧が次第に立上り、やがて外部電源電圧と同じ
になって安定化する。電源を遮断したときも同様で、次
第に立上り、零電圧になって落付く。装置が正常に動作
するには一定値以上の電源電圧が必要であるから、該一
定値以下では装置をリセット状態にし、一定値以上でリ
セット解除、動作状態にする。この信号がＰＯＲ信号で
ある。

メモリカード、例えばスタティックＲＡＭを用い、バッ
クアップ電源を備えるメモリカードは、大容量化するに
つれて磁気フロッピーディスク等と同じ使われ方をして
いる。ホストに接続した制御部のコネクタに挿込んで使
用され、抜取って保管される。バックアップ電源を備え
ているので、抜取っても記憶内容が消滅することはない
。なお電源（リチウム電池など）を備えていると言って
も、これはメモリセルアレイの記憶保持用で、リード／
ライト用の電源は制御部から供給される。

従ってメモリカードを制御部に挿込んでも、り一ド／ラ
イト可能になるのはメモリカード内の電源電圧か所定値
以上に立上ってからである。また制御部が動作可能にな
るのも、電源を投入して、電源電圧が所定値以上に立上
ってからである。そこでメモリカードもまた制御部もＰ
ＯＲ回路を備えている。

しかし制御部のＰＯＲ検出電圧とメモリカードのＰＯＲ
検出電圧の間に関係は無く、制御部のＰＯＲ検出電圧も
一般的な検出電圧（メモリカードのＰＯＲ検出電圧とほ
ぼ同じ）であり、物によっては制御部のＰＯＲ検出電圧
の方が高かったり低かったりしている。そしてメモリカ
ードのＰＯＲ回路の出力信号は制御部へは入力されない
から、制御部ではメモリカードのＰＯＲ状態は分らない
。

従って制御部が動作可能になってもメモリカードか動作
可能か否かは分らず、制御部か動作可能になって直ちに
メモリカードをアクセスすると、そのアクセスは失敗す
ることが有り得る。そこで、制御部のＰＯＲ検出電圧が
低い場合でも確実にメモリカードをアクセスすることが
できるように、タイマーでシーケンスを確保している。

しかし外部供給電圧の立上り速度や検出電圧のバラツキ
に十分なマージンを見込んだタイマーであるからかなり
長く、この間遊ぶことになるから時間の無駄が大きい。

〔発明が解決しようとする課題〕

タイマーによるアクセス保証は、不必要に長い時間アク
セスを見通る恐れがある他、次のような問題もある。即
ち、制御部のＰＯＲ検出電圧がメモリカードのＰＯＲ検
出電圧より低かった場合で、もし外部供給電源に異常が
発生し、電源を投入しても最終電圧が制純部ＰＯＲ検出
電圧とメモリカードのＰＯＲ検出電圧の間になってしま
った場合は、制御部はＰＯＲが解除されて動き始め、タ
イマー時間も経過したのでメモリカードに対してアクセ
スしたが、メモリカードはＰＯＲが解除されず、従って
データの書込み読出しが出来ないと問題が生じる。又、
外部供給電源の立上り速度が著しく遅くなってしまった
場合も、正常にアクセス出来ないのみならず、メモリカ
ードの電源投入シーケンスが守れず、データを破壊して
しまう恐れもある。

逆に、アクセス中に外部供給電圧が降下した場合は、制
御部がリセット状態になる前にメモリカードではアクセ
スが終了し、制御部は正常にアクセスが終了したと認識
しても、実際はメモリカードではアクセスが途中で止め
られ、完了していないといった問題が生じる。

本発明はか＼る点を改善し、外部供給電源の立上り速度
及び電圧状態に影響されることなく、メモリカードの電
源投入シーケンスを確保することができ、メモリカード
がアクセス可能状態であるか否かを制御部が正確に認識
できるようにすることを目的とするものである。

〔課題を解決するための手段〕

本発明の制御方式の原理図を第１図に示す。図示のよう
にメモリカードｌＯは本例ではスタティックＲＡＭであ
るデータ用メモリ部１１とメモリ部のバックアップ用電
源１４とＰＯＲ回路１３を備える。第２の本発明ではメ
モリカードｌＯにチェック用メモリ部１２を設ける。こ
のチェック用メモリ部１２にはバックアップ電源１４は
不要であるが、データ用メモリ部１１の一部を利用する
場合は電源１４によりバックアップされることになる。

メモリカードｌＯは、制御部ＭＣＵのコネクタ２０に挿
込んで使用され、使用後は抜取って保管される。制御部
ＭＣＵは人出力バッファ３０、カード接続検出回路４０
、コントローラ部５ｏ、およびＰＯＲ回路６０を備える
。

第１の本発明ではＰＯＲ６０の検出電圧を可変とし、メ
モリカード１０のＰＯＲ回路１３検出電圧より高く設定
する。

また第２の本発明ではメモリカードにチェック用メモリ
部１２を設け、制御部ＭＣＵがメモリカードｌＯをアク
セスするに先立ってチェック用データをメモリ部１２に
書込み、これを読出し、チェック用データと比較し、一
致しておればメモリカードのアクセスＯＫとする。

〔作用〕

ＰＯＲ回路６０の検出電圧をＰＯＲ回路１３の検出電圧
より高くしておけば、メモリカード１０をコネクタ２０
に挿込んだ後、制御部ＭＣＵの電源を投入する場合は、
メモリカード１０がパワーオンリセット解除になってか
ら制御部ＭＣＵがパワーオンリセット解除になるはずで
、メモリカードが動作状態になってから制御部が動作状
態になってメモリカードをアクセスするから、確実なア
クセスを保証することかで゛きる。

またチェック用メモリ部１２を設けて、これにライト、
リードし、比較すれば、メモリカードのアクセス可／不
可を直接チェックできるから、メモリカードがアクセス
可能状態でメモリカードをアクセスすることにより確実
なアクセスを保証することができる。

本発明によれば、外部供給電源の立上り速度及び電圧状
態に影響される事なく、メモリカードの電源投入シーケ
ンスを確保しメモリカードがアクセス可能状態であるか
否かを制御部が正確に認識でき、メモリカードがアクセ
ス可能状態の時のみアクセスする事が可能である。

〔実施例〕

第１図の各部を詳細に説明すると、同図において、メモ
リカード１０はホストシステムからデータの書込み読出
しを行なう為のデータ用メモリ１１と、ホストシステム
からのデータには無関係であり制御部ＭＣＵがメモリカ
ードがアクセス可能状態であるか否かをチェックする為
のデータライト／リード用のチェック用メモリ１２と、
ＰＯＲ回路１３と、スタティックＲＡＭメモリカードの
場合はバックアップ用電源（例えばリチウム電池）１４
を備える。

接続用コネクタ２０は、メモリカード１０と制御部ＭＣ
Ｕ間の信号の接続及び電源の供給を行なうものである。

Ｌ３はその電源供給線、Ｌ２はメモリカードＩＯの挿／
抜信号線、ＡＢはアドレスバス、ＤＢはデータバス、そ
してＬｌはメモリ制御用の信号線である。

人出力バッファ３０はメモリカードｌＯと制御部ＭＣＵ
間の各信号のバッファアンプ部であり、図示しないがア
ドレスバスバッファ、データバスバッファ、制御信号バ
ッファ等で構成される。

カード接続検出回路４０は、メモリカード１０から出力
される信号を用いてカードの接続及び抜取りを検出する
回路であり、この挿抜情報をコントローラ部５０へ出力
すると共に、人出力バッファ３０のイネーブルタイミン
グの制御を行なう。

本検出回路４０は、ＰＯＲ信号を取込み、ＰＯＲ中（リ
セット中）は人出力バッファをデイセルプルにするｆＩ
ＩＩ＃も行なう。

ＰＯＲ回路６０は、電源投入時、コントローラ部５０の
パワーオンリセット動作を行なうほか、人出力バッファ
３０のデイセルプルに使用され、カード接続検出回路４
０、人出力バッファ３０とで、メモリカードの電源投入
シーケンスを確保する（アドレス、チップセレクト、リ
ード／ライト各信号などを所定のタイミングて発生／消
滅させる）様になっている。又、本回路６０の検出電圧
はメモリカード内ＰＯＲ回路１３の検出電圧より高い電
圧に設定してあり（これはメモリカード１０の定格など
を見てそのように設定する）、電源投入時はメモリカー
ド内のＰＯＲ信号が解除された後で、制御部ＭＣＵのＰ
ＯＲ信号が解除され、電源切断時は、ＭＣＵのＰＯＲが
メモリカード内のＰＯＲより先にセットされ、動作が停
止する様にしである。

コントローラ部５０は、図示しないホストシステムから
の書込み要求コマンド、読出し要求コマンドの解読実行
を行なうものである。尚、図示例ではインタフェイス（
Ｉ／Ｆ）Ｉ回路５１、インクフェイスレジスタ回路５２
、メモリコントロール回路５３、マイクロプロセッサ５
４とから構成されている。そしてコントローラ部５０で
は書込み要求コマンドを受付けた場合にはホストシステ
ムから送られてくるデータを前記データ用メモリ１１の
、これまたホストシステムから送られたアドレスに書込
む。一方、読出し要求コマンドを受は付けた場合には前
記データ用メモリの指定アドレスからデータを読出して
ホストシステムへ送出する。

コントローラ部５０に於いては、ホストシステムからの
コマンドを受信しコマンド処理を実行する前に、前記チ
ェック用メモリ１２に対してチェック用データのライト
／リード／コンベアを行ない、メモリカードがアクセス
可能状態であるか否かのチェックを行なった上でコマン
ド処理を行なうようになっている。

第２図はＰＯＲ回路動作を説明する図である。

（１）は外部供給電源電圧で、電源オン時の立上り、電
源オフ時の立下りを示している。メモリカードのＰＯＲ
回路１３の電源オン時の検出電圧はＶｌ＋、電源オフ時
の検出電圧はＶＩ２であり、電圧がＶ　Ｉ　＋になるま
でＬレベルでそれ以降Ｈレベル（実際は更にｔｌだけ遅
らせる）、そして電源電圧がＶ１２以下になるときＬレ
ベルに戻る信号ＰＯＲ１３を出力する。この信号はメモ
リカード内のリードライト系回路に入力し、Ｌレベルで
該回路をリセット、Ｈレベルでリセット解除にする。

制御部のＰＯＲ回路６０の電源オン時の検出電圧はＶ、
１、電源オフ時の検出電圧はＬ２であり、電源電圧がＶ
ｔ＋になるまでＬレベルでそれ以降Ｈレベル（実際は更
にｔ、だけ遅らせる。こ＼でｔ＊＞１＋）、そして電源
電圧がＶ２１以下になるときＬレベルに戻る信号ＰＯＲ
６０を出力する。この信号はＬレベルのとき制御部をリ
セット、Ｈレベルのときリセット解除にする。ＰＯＲ回
路１３゜６０には、市販されている電源監視ＩＣを利用
できる。

図示のように、メモリカード内のＰＯＲ回路１３の検出
電圧Ｖ　１１　、　Ｖ　ｌ　！より制御部のＰＯＲ回路
６０の検出電圧Ｖ　２１　＊　Ｖ　２２の方を高くする
。又、電源の立上り速度が速い場合、検出電圧を高くし
てもリセット解除のタイミングがＰＯＲ回路６０の方が
先になる場合かあるので、遅延ｔ、より遅延ｔ２の方が
長い様にしておき、電源投入時リセット解除が必ずＰＯ
Ｒ回路１３、次にＰＯＲ回路６０の順序になる様にする
。

第３図は本発明での電源投入シーケンスを示す。

（ａ）はメモリカード電源投入シーケンスで、その（１
）は外部供給電源電圧、（２）は制御部から送られるチ
ップセレクト信号である。（ｂ）は本発明によるシーケ
ンスでＰＯＲ回路１３の出力信号ＰＯＲ１３（こ−では
反転信号で示す）が先ずメモリカード内周辺回路をリセ
ット解除゛し、次いでＰＯＲ６０の出力信号ＰＯＲ６０
が制御部をリセット解除し、この時点で制御部から制御
信号が出力可能となる。

第４図に、メモリカードにチェック用メモリ１２を設け
る場合の、コマンド受信時マイクロプロセッサ５４で実
行される処理のフローチャートを示す。コントローラ部
５０は、スタンバイ状態ではホストシステムからのコマ
ンドを待っている■。

ホストシステムからのコマンドを受信するとメモリカー
ドが接続されているか否かのチェックを行ない■、メモ
リカードが接続されている場合は、該カードに対しての
アクセスが該カード接続後および電源投入後１回目であ
る事を示すフラグのチェックを行なう■。本フラグは、
電源投入時及び、メモリカード抜取り時又は接続時にセ
ットし、アクセスでリセットする様にしておく。アクセ
スが１回目以降の場合はすぐコマンド処理を実行し、ア
クセスが１回目の場合は、ホストシステムからのデータ
格納用ではない（チェック専用の）チェック用メモリ１
２に対してチェック用データを書込み■、それを読出し
、チェック用データと比較して■、一致しているか否か
をチェックする■。

一致しておればメモリカードがアクセス可能状態である
ので、１回目のアクセスである事を示すフ”ラグをクリ
アした後■、コマンド処理を実行する■。チェックが正
常に行なえなかった場合はメモリカードがアクセス可能
状態でないので、内部データを破壊させない為にエラー
終了させ、コマンド処理を実行しない。

メモリカード接続後、１回目のアクセスである事を示す
フラグはソフト的で無くハード（ラッチ回路）での構成
も可能である。

ＰＯＲ回路１３．６０の検出電圧を前述のように設定し
ても、メモリカードのアクセスの確実化を図ることがで
きるが、これは電源電圧についてだけである。この点チ
ェック用メモリ１２へのテストライト／リードは、電源
電圧だけでなくメモリ周辺回路の正常／異常などもチェ
ックできる。

なお第４図ではチェック用メモリへのテストライト／リ
ードは、電源投入後の１回目のアクセスおよび、メモリ
カード接続後の１回目のアクセス時に行なうが、アクセ
スはデータブロック（セクタ）単位であるような場合は
、アクセス毎にテストライト／リードするようにしても
よい。

〔発明の効果〕

以上説明した様に本発明によれば、外部供給電源の立上
り速度及び電圧状態に影響される事無くメモリカードの
電源投入シーケンスを確保し、コントローラ部が、メモ
リカードのＰＯＲが解除されアクセス可能状態になった
後に、アクセスを開始し、電源降下時はコントローラ部
が必ず先にアクセスを停止する様になる。

又、メモリカードがアクセス可能状態であるか否かをコ
ントローラ部が正確に認識でき、メモリカードがアクセ
ス可能状態の時のみアクセスする事が可能であり、メモ
リカードがアクセス出来ない時にアクセスしてデータを
破壊する様な事を防止出来る。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図はＰＯＲ回路の出力信号の説明図、第３図は本発
明の電源投入シーケンスの説明図、第４図はチェック用
メモリを使用してのチェック要領を示す流れ図である。 第１図で１０はメモリカード、１３はそのＰＯＲ回路、
ＭＣＵは制御部、２０はそのコネクタ、３０は人出力バ
ッファ、４０はメモリカード接続検出回路、５０はコン
トローラ部、６０はＰＯＲ回路である。

Claims (1)

1. 【特許請求の範囲】 １、ホストシステムに接続されＰＯＲ回路（６０）を持
   つ制御部（ＭＣＵ）のコネクタ（２０）に着脱され、自
   身もＰＯＲ回路（１３）を持つがこのＰＯＲ回路の出力
   は該制御部へは出力する手段がないメモリカードの制御
   方式において、 メモリカードのＰＯＲ回路の検出電圧より、制御部のＰ
   ＯＲ回路の検出電圧を高く設定し、メモリカードがアク
   セス可能状態の時のみ制御部がメモリカードをアクセス
   することを特徴とするメモリカード制御方式。 ２、ホストシステムに接続された制御部のコネクタに着
   脱されるメモリカードの制御方式において、 該メモリカードにチェック用メモリ部（１２）を設け、 制御部がメモリカードをアクセスする場合、チェック用
   メモリ部にチェック用データを書込み、それを読出して
   比較して、メモリカードがアクセス可能状態であるか否
   かをチェックすることを特徴としたメモリカード制御方
   式。