JPH04167572A - 超電導素子および作製方法 - Google Patents

超電導素子および作製方法

Info

Publication number
JPH04167572A
JPH04167572A JP2294289A JP29428990A JPH04167572A JP H04167572 A JPH04167572 A JP H04167572A JP 2294289 A JP2294289 A JP 2294289A JP 29428990 A JP29428990 A JP 29428990A JP H04167572 A JPH04167572 A JP H04167572A
Authority
JP
Japan
Prior art keywords
superconducting
oxide
superconductive
channel
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2294289A
Other languages
English (en)
Other versions
JP2599499B2 (ja
Inventor
Takao Nakamura
孝夫 中村
Hiroshi Inada
博史 稲田
Michitomo Iiyama
飯山 道朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2294289A priority Critical patent/JP2599499B2/ja
Priority to CA002054644A priority patent/CA2054644C/en
Priority to EP91402934A priority patent/EP0484251B1/en
Priority to DE69118106T priority patent/DE69118106T2/de
Publication of JPH04167572A publication Critical patent/JPH04167572A/ja
Priority to US08/242,074 priority patent/US5471069A/en
Priority to US08/518,493 priority patent/US5637555A/en
Application granted granted Critical
Publication of JP2599499B2 publication Critical patent/JP2599499B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超電導素子およびその作製方法に関する。よ
り詳細には、新規な構成の超電導素子およびその作製方
法に関する。
従来の技術 超電導を使用した代表的な素子に、ジョセフソン素子が
ある。ジョセフソン素子は、一対の超電導体をトンネル
障壁を介して結合した構成であり、高速スイッチング動
作が可能である。しかしながら、ジョセフソン素子は2
端子の素子であり、論理回路を実現するためには複雑な
回路構成になってしまう。
一方、超電導を利用した3端子素子としては、超電導ベ
ーストランジスタ、超電導FET等がある。第3図に、
超電導ベーストランジスタの概念図を示す、第3図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル
障壁22、超電導体で構成されたベース23、半導体ア
イソレータ24および常電導体で構成されたコレクタ2
5を積層した構成になっている。この超電導ベーストラ
ンジスタは、トンネル障壁22を通過した高速電子を利
用した低電力消費で高速動作する素子である。
第4図に、超電導FETの概念図を示す。第4図の超電
導FETは、超電導体で構成されている超電導ソース電
極41および超電導ドレイン電極42が、半導体層43
上に互いに近接して配置されている。超電導ソース電極
41および超電導ドレイン電極42の間の部分の半導体
層43は、下側が大きく削られ厚さが薄くなっている。
また、半導体層43の下側表面にはゲート絶縁膜46が
形成され、ゲート絶縁膜46上にゲート電極44が設け
られている。
超電導FETは、近接効果で超電導ソース電極41およ
び超電導ドレイン電極42間の半導体層43を流れる超
電導電流を、ゲート電圧で制御する低電力消費で高速動
作する素子である。
さらに、ソース電極、ドレイン電極闇に超電導体でチャ
ネルを形成し、この超電導チャネルを流れる電流をゲー
ト電極に印加する電圧で制御する3端子の超電導素子も
発表されている。
発明が解決しようとする課題 上記の超電導ベーストランジスタおよび超電導FETは
、いずれも半導体層と超電導体層とが積層された部分を
有する。ところが、近年研究が進んでいる酸化物超電導
体を使用して、半導体層と超電導体層との積層構造を作
製することは困難である。また、この構造が作製できて
も半導体層と超電導体層の間の界面の制御が難しく、素
子として満足な動作をしなかった。
また、超電導FETは、近接効果を利用するため、超電
導ソース電極41および超電導ドレイン電極42を、そ
れぞれを構成する超電導体のコヒーレンス長の数倍程度
以内に近接させて作製しなければならない。特に酸化物
超電導体は、コヒーレンス長が短いので、酸化物超電導
体を使用した場合には、超電導ソース電極41および超
電導ドレイン電極42間の距離は、数IQnm以下にし
なければならない。このような微細加工は非常に困難で
あり、従来は酸化物超電導体を使用した超電導FETを
再現性よく作製できなかった。
さらに、従来の超電導チャネルを有する超電導素子は、
変調動作は確認されたが、キャリア密度が高いため、完
全なオン/オフ動作ができなかった。酸化物超電導体は
、キャリア密度が低いので、超電導チャネルに使用する
ことにより、完全なオン/オフ動作を行う上記の素子の
実現の可能性が期待されている。しかしながら、超電導
チャネルを5nm以下の厚さにしなければならず、その
ような構成を実現することは困難であった。
一方、上記超電導素子の高速なオン/オフ動作を実現す
るためには、超電導チャネルのゲート長を短縮すること
が必要である。超電導チャネルのゲート長を短縮するた
めには、ゲート電極の形状を超電導チャネルの電流が流
れる方向に薄く (約100 nm以下に)しなければ
ならい。酸化物超電導体上に、微細加工で上記寸法のゲ
ート電極を再現性よく形成することはやはり困難である
そこで本発明の目的は、上記従来技術の問題点を解決し
た、新規な構成の超電導素子およびその作製方法を提供
することにある。
課題を解決するための手段 本発明に従うと、基板上に成膜された酸化物超電導薄膜
で形成された超電導チャネルと、該超電導チャネルの両
端近傍に配置され、前記超電導チャネルを構成する酸化
物超電導体で構成された酸化物超電導薄膜による超電導
ソース電極および超電導ドレイン電極と、前記超電導チ
ャネル上にゲート絶縁層を介して配置され、該超電導チ
ャネルに流れる電流を制御し、且つ前記超電導チャネル
を構成する酸化物超電導体で構成された超電導ゲート電
極とを具備する超電導素子において、前記超電導チャネ
ル上に凝集により電気的接合が得られる絶縁体膜を具備
し、前記超電導ソース電極および超電導ドレイン電極が
、該凝集により電気的接合が得られる絶縁体膜上に配置
され、該凝集により前記超電導チャネルとの間で電気的
接合を実現されており、前記超電導チャネルの酸化物超
電導薄膜が、C軸配向の酸化物超電導体結晶で構成され
、前記超電導ソース電極、超電導ドレイン電極および超
電導ゲート電極の酸化物超電導薄膜が、C軸配向の酸化
物超電導体結晶で構成されていることを特徴とする超電
導素子が提供される。
また、本発明では、上記の超電導素子を作製する方法と
して、前記基板上に薄いC軸配向の酸化物超電導薄膜を
成膜し、該C軸配向の酸化物超電導薄膜の上に凝集によ
り電気的接合が得られる絶縁体膜を形成し、該絶縁体膜
上にC軸配向の酸化物超電導薄膜を前記C軸配向の酸化
物超電導薄膜との間で電気的接合が実現するよう形成す
る工程を含むことを特徴とする超電導素子の作製方法が
提供される。
罫月 本発明の超電導素子は、C軸配向の酸化物超電導薄膜に
よる超電導チャネルと、超電導チャネルの両端上方に配
置されたC軸配向の酸化物超電導薄膜による超電導ソー
ス電極および超電導ドレイン電極と、超電導チャネルを
流れる電流を制御するゲート電極とを具備する。本発明
の超電導素子では、超電導チャネルと超電導ソース電極
および超電導ドレイン電極とで結晶方向が異なる酸化物
超電導体の薄膜を使用している。
また、超電導チャネルと超電導ソース電極および超電導
ドレイン電極との間には、MgO等凝集により電気的接
合が実現する絶縁体膜が配置されている。超電導チャネ
ルと超電導ソース電極および超電導ドレイン電極との間
の電気的な接合は、上記の絶縁体の凝集により成立して
いる。
従来の超電導FETが、超電導近接効果を利用して半導
体中に超電導電流を流すのに対し、本発明の超電導素子
では、主電流は超電導体中を流れる。従って、従来の超
電導FETを作製するときに必要な微細加工技術の制限
が緩和される。
超電導チャネルは、ゲート電極に印加された電圧で開閉
させるために、ゲート電極により発生される電界の方向
で、厚さが5no+以下でなければならない。本発明の
超電導素子の超電導チャネルは厚さが5nm以下である
が、本発明の方法でハ二の極薄の超電導チャネルを微細
加工技術を使用しないで実現している。
本発明の超電導素子では、上記の超電導チャネル上に極
薄のゲート電極が絶縁層を介して配電されている。本発
明の超電導素子は、この極薄のゲート電極により、超電
導チャネルのゲート長が短く構成され、オン/オフ動作
が高速になっている。
酸化物超電導体は、一般に結晶方向により超電導特性が
異なり、特に臨界電流密度は結晶のC軸に垂直な方向が
大きい。この結果、従来のソース電極、ドレイン電極の
構造では、極薄の超電導チャネルに均一に電流を流すこ
とは離しい。本発明の超電導素子では、超電導ソース電
極および超電導ドレイン電極では主電流が基板に垂直な
方向に流れ、超電導チャネルで゛は基板に平行な方向に
流れる。即ち、本発明の超電導素子は、超電導ソース電
極、超電導ドレイン電極および超電導チャネルのいずれ
もが酸化物超電導体の臨界電流密度の大きい方向に主電
流が流れるように構成されている。
本発明の方法では、最初に基板上に約5nm以下の厚さ
のC軸配向の酸化物超電導薄膜を成膜する。
このような極薄の酸化物超電導薄膜を成膜するには、薄
膜の成長速度をおよび成膜時間を厳密に制御する方法が
一般的であり、スパッタリング法等を使用する場合はこ
の方法が好ましい。しかしながら、酸化物超電導体結晶
は、各構成元素がそれぞれ層状に重なった結晶構造であ
るので、MBE(分子ビームエピタキシ)法で適当な数
の酸化物超電導体のユニットセルを積み上げる方法も好
ま、  しい。また、C軸配向の酸化物超電導薄膜は、
成膜時の基板温度を約700℃とすることにより形成す
ることが可能である。
一方、本発明の超電導素子では、上記のC軸配向の酸化
物超電導薄膜上に、凝集により電気的接合が実現する絶
縁体の膜を形成する。超電導ソース電極および超電導ド
レイン電極は、上記の絶縁体膜上に形成され、絶縁体の
凝集により超電導チャネルとの電気的接合を成立させて
いる。
また、本発明の超電導素子では、超電導ソース電極およ
び超電導ドレイン電極はC軸配向の酸化物超電導薄膜で
構成しなければならない。C軸配向の酸化物超電導薄膜
は、成膜時の基板温度を約650℃以下とすることによ
り形成可能である。
本発明の方法に従って本発明の超電導素子を作製する場
合、酸化物超電導薄膜を微細に加工する工程が一切存在
しない。従って、従工技術の制限が緩和される。
本発明の超電導素子において、基板には、MgO1Sr
TiO8等の酸化物単結晶基板が使用可能である。
これらの基板上には、配向性の高い結晶からなる酸化物
超電導薄膜を成長させることが可能であるので好ましい
。また、表面に絶縁層を有する半導体基板を使用するこ
ともできる。
また、本発明の超電導素子には、Y −Ba−Cu −
0系酸化物超電導体、Bi −3r−Ca−Cu −0
系酸化物超電導体、TI −Ba−Ca −Cu −0
系酸化物超電導体等任意の酸化物超電導体を使用するこ
とができる。
以下、本発明を実施例により、さらに詳しく説明するが
、以下の開示は本発明の単なる実施例に過ぎず、本発明
の技術的範囲をなんら制限するものではない。
実施例 第1図に、本発明の超電導素子の断面図を示す。
第1図の超電導素子は、基板5上に成膜された酸化物超
電導薄膜による超電導チャネル1を具備する。超電導チ
ャネル1上には、絶縁膜6が形成され、絶縁膜6の両端
上に超電導ソース電極2および超電導ドレイン電極3を
具備する。絶縁膜6の中央上には、絶縁層7に囲まれた
超電導ゲート電極4が配置されている。
基板5は、Mg0(100)基板、5rTiOz  (
100)基板またはCdNd^10.(001)等の絶
縁体基板である。超電導チャネル1は厚さ約5r++n
の極薄のC軸配向の酸化物超電導薄膜で構成され、超電
導ソース電極2および超電導ドレイン電極3は、厚さ約
200 n+nのa゛軸配向の酸化物超電導薄膜で構成
されている。超電導ゲート電極4は、超電導チャネル1
と平行な方向の厚さが約10onω以下のやはりC軸配
向の酸化物超電導薄膜で構成されている。
超電導ゲート電極4の周囲の絶縁層7は、トンネル効果
が無視し得る厚さ約IQnm以上のMgO1SIN等の
層で構成されている。
絶縁膜6は、厚さ約IQnm以下のMgO膜であり、超
電導ソース電極2および超電導ドレイン電極3の下の部
分はMgOが凝集して、それぞれ超電導ソース電極2お
よび超電導ドレイン電極3と超電導チャネルlとの間の
電気的接合が成立している。
第2図を参照して、本発明の超電導素子を本発明の方法
で作製する手順を説明する。まず、第2図(a)に示す
ような基板5の表面に第2図ら)に示すよう約5nm以
下の極薄のC軸配向の酸化物超電導薄膜をオファクシス
スバッタリング法、反応性蒸着法、MBE法、CVD法
等の方法で形成し、超電導チャネル1を作製する。オフ
ァクシススバッタリング法で酸化物薄膜11を形成する
場合の成膜条件を以下に示す。
スパッタリングガス   Ar  :90%02:10
% 圧    力         10  Pa基板温度
  700℃ 基板5としては、上述のようにMg0(100)基板、
SrT+Oh (100)基板、CdNdAlO4(0
01)等の絶縁体基板、または表面に絶縁膜を有するS
i等の半導体基板が好ましい。このSi基板の表面には
CVD法でMgAl2O5層が形成され、その上にスパ
ッタリング法でBaT+Ozが積層されていることが好
ましい。
酸化物超電導体としては、Y−Ba−Cu−0系酸化物
超電導体、Bi −3r−Ca −Cu −0系酸化物
超電導体、TI −Ba−Ca−Cu−○系酸化物超電
導体が好ましい。
次に、第2図(C)に示すよう超電導チャネルl上に絶
縁膜6を積層する。絶縁膜6の厚さは約IQnm以下に
する。絶縁膜6にはMgO等凝集により電気的接合が成
立する絶縁体を用いることが好ましい。
次いでこの絶縁膜6の右半分上に第2図(6)に示すよ
う、例えばMo等の昇華型のレジスト膜8を真空蒸着法
等で形成する。
第2図(e)に示すよう絶縁膜6のレジスト膜8に覆わ
れていない部分に、a軸配向の約200 nmの厚さの
酸化物超電導薄膜を成膜して、超電導ソース電極2を形
成する。超電導ソース電極2は、オファクシススバッタ
リング法、反応性蒸着法、MBE法、CVD法等の方法
で基板温度を約650℃以下として形成する。オファク
シススバッタリング法で超電導ソース電極2を形成する
場合の成膜条件を以下に示す。
スパッタリンクカス   Ar  :90%02:10
% 圧    力          10  Pa基板温
度  640℃ 絶縁膜6の超電導ソース電極2の下側の部分には、Mg
Oが凝集し、超電導ソース電極2と超電導チャネル1と
が電気的に接合されるようにする。
昇華型のレジスト膜は成膜中に昇華し、絶縁膜6の右側
が露出する。
次に第2図(f)に示すよう、超電導ソース電極2およ
び絶縁膜6上に連続して、MgO1SiN等の絶縁膜7
0を形成する。絶縁膜70はゲート絶縁層になるので、
厚さは約IQnm以上のトンネル電流が無視できる厚さ
とする。
このように絶縁膜70を形成したら、第2図(g)に示
すよう絶縁膜70上に酸化物超電導薄膜14を形成する
。酸化物超電導薄膜14は、a軸配向で厚さ約100 
nm以下とする。成膜方法は、超電導ソース電極2と等
しいオファクシススバッタリング法で、基板温度を約6
50℃以下にする。
次に、反応性イオンエツチング、Arイオンミリング等
の方法で、第2図(社)に示すよう酸化物超電導薄膜1
4および絶縁膜70を異方性エツチングして、超電導ソ
ース電極2の側面に隣接する絶縁層70および超電導ゲ
ート電極を形成する。絶縁膜6の右側部分は再び露出す
るようエツチングする。
このようにエツチングしたら、第2図(i)に示すよう
絶縁膜72を超電導ソース電極2上、絶縁膜71上、超
電導ゲート電極4上および絶縁膜6の露出部分上に連続
して形・成する。絶縁膜72は、絶縁膜71と等しい絶
縁体を用いる。この絶縁膜72をやはり、反応性イオン
エツチング、Arイオンミリング等の方法で異方性エツ
チングし、第2図Cノ)に示すよう超電導ゲート電極4
の周囲のゲート絶縁層7を形成する。絶縁膜6の右側部
分は、また露出するようエツチングする。
次に、第2図(2)に示すよう超電導ソース電極2上、
絶縁膜7上、超電導ゲート電極4上および絶縁膜6の露
出部分上に連続して、酸化物超電導薄膜13を成膜する
。酸化物超電導薄膜13は、a軸配向で厚さ約200 
nmとする。成膜方法は、超電導ソース電極2、超電導
ゲート電極4と等しいオファクシススバッタリング法で
、基板温度を約650℃以下にする。酸化物超電導薄膜
13と絶縁膜6との界面部分にはMgOが凝集し、酸化
物超電導薄膜13と超電導チャネル1とが電気的に接合
されるようにする。
酸化物超電導薄膜13上にフォトレジストを表面が平ら
になるよう被覆し、第2図(1)に示すよう、超電導ゲ
ート電極4が表面に露出するまでArイオンエツチング
等で平坦にして本発明の超電導素子が完成する。
本発明の超電導素子を本発明の方法で作製すると、超電
導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、超電導チャネルに均一に電流を
流すことができるので素子の性能を向上させることがで
きる。従って、作製が容易であり、素子の性能も安定し
ており、再現性もよい。さらにゲート電極を薄く構成で
きるので高速動作が可能である。
発明の詳細 な説明したように、本発明の超電導素子は、超電導チャ
ネル中を流れる超電導電流をゲート電圧で制御する構成
となっている。従って、従来の超電導FETのように、
超電導近接効果を利用していないので微細加工技術が不
要である。また、超電導体と半導体を積層する必要もな
いので、酸化物超電導体を使用して高性能な素子が作製
できる。
さらに、本発明の超電導素子は、極薄のゲート電極によ
り、超電導チャネルのゲート長が短く構成されているの
で、オン/オフ動作が高速である。
本発明により、超電導技術の電子デバイスへの応用がさ
らに促進される。
【図面の簡単な説明】
第1図は、本発明の超電導素子の概略図であり、第2図
は、本発明の方法により本発明の超電導素子を作製する
場合の工程を示す概略図であり、第3図は、超電導ベー
ストランジスタの概略図であり、 第4図は、超電導FETの概略図である。 〔主な参照番号〕 1・・・超電導チャネル、 2・・・超電導ソース電極、 3・・・超電導ドレイン電極、 4・・・超電導ゲート電極、 5・・・基板 特許出願人  住友電気工業株式会社

Claims (2)

    【特許請求の範囲】
  1. (1)基板上に成膜された酸化物超電導薄膜で形成され
    た超電導チャネルと、該超電導チャネルの両端近傍に配
    置され、前記超電導チャネルを構成する酸化物超電導体
    で構成された酸化物超電導薄膜による超電導ソース電極
    および超電導ドレイン電極と、前記超電導チャネル上に
    ゲート絶縁層を介して配置され、該超電導チャネルに流
    れる電流を制御し、且つ前記超電導チャネルを構成する
    酸化物超電導体で構成された超電導ゲート電極とを具備
    する超電導素子において、前記超電導チャネル上に凝集
    により電気的接合が得られる絶縁体膜を具備し、前記超
    電導ソース電極および超電導ドレイン電極が、該凝集に
    より電気的接合が得られる絶縁体膜上に配置され、該凝
    集により前記超電導チャネルとの間で電気的接合を実現
    されており、前記超電導チャネルの酸化物超電導薄膜が
    、c軸配向の酸化物超電導体結晶で構成され、前記超電
    導ソース電極、超電導ドレイン電極および超電導ゲート
    電極の酸化物超電導薄膜が、a軸配向の酸化物超電導体
    結晶で構成されていることを特徴とする超電導素子。
  2. (2)請求項1に記載の超電導素子を作製する方法にお
    いて、前記基板上に薄いc軸配向の酸化物超電導薄膜を
    成膜し、該c軸配向の酸化物超電導薄膜の上に凝集によ
    り電気的接合が得られる絶縁体膜を形成し、該絶縁体膜
    上にa軸配向の酸化物超電導薄膜を前記c軸配向の酸化
    物超電導薄膜との間で電気的接合が実現するよう形成す
    る工程を含むことを特徴とする超電導素子の作製方法。
JP2294289A 1990-10-31 1990-10-31 超電導素子および作製方法 Expired - Lifetime JP2599499B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2294289A JP2599499B2 (ja) 1990-10-31 1990-10-31 超電導素子および作製方法
CA002054644A CA2054644C (en) 1990-10-31 1991-10-31 Superconducting device having an extremely short superconducting channel formed of extremely thin oxide superconductor film and method for manufacturing same
EP91402934A EP0484251B1 (en) 1990-10-31 1991-10-31 Superconducting device having an extremely short superconducting channel formed of extremely thin oxide superconductor film and method for manufacturing the same
DE69118106T DE69118106T2 (de) 1990-10-31 1991-10-31 Aus extrem dünnem supraleitendem Oxydfilm gebildete supraleitende Einrichtung mit extrem kurzem Kanal und Verfahren zu dessen Herstellung
US08/242,074 US5471069A (en) 1990-10-31 1994-05-13 Superconducting device having an extremely short superconducting channel formed of extremely thin oxide superconductor film
US08/518,493 US5637555A (en) 1990-10-31 1995-08-23 Method for manufacturing a three-terminal superconducting device having an extremely short superconducting channel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2294289A JP2599499B2 (ja) 1990-10-31 1990-10-31 超電導素子および作製方法

Publications (2)

Publication Number Publication Date
JPH04167572A true JPH04167572A (ja) 1992-06-15
JP2599499B2 JP2599499B2 (ja) 1997-04-09

Family

ID=17805774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2294289A Expired - Lifetime JP2599499B2 (ja) 1990-10-31 1990-10-31 超電導素子および作製方法

Country Status (1)

Country Link
JP (1) JP2599499B2 (ja)

Also Published As

Publication number Publication date
JP2599499B2 (ja) 1997-04-09

Similar Documents

Publication Publication Date Title
US5322526A (en) Method for manufacturing a superconducting device having an extremely thin superconducting channel formed of oxide superconductor material
US5434127A (en) Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer
US5416072A (en) Superconducting device having an thin superconducting channel formed of oxide superconducting material
US5621223A (en) Superconducting device having a reduced thickness of oxide superconducting layer and method for manufacturing the same
US5547923A (en) Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer
EP0484232B1 (en) Superconducting device having an extremely short superconducting channel formed of oxide superconductor material and method for manufacturing the same
JPH04167572A (ja) 超電導素子および作製方法
JP2614939B2 (ja) 超電導素子および作製方法
JP2641976B2 (ja) 超電導素子および作製方法
JP2738144B2 (ja) 超電導素子および作製方法
JP2599498B2 (ja) 超電導素子および作製方法
JP2614940B2 (ja) 超電導素子および作製方法
JP2641966B2 (ja) 超電導素子および作製方法
JP2691065B2 (ja) 超電導素子および作製方法
JP2667289B2 (ja) 超電導素子および作製方法
JP2597745B2 (ja) 超電導素子および作製方法
JP2597747B2 (ja) 超電導素子および作製方法
JP2641975B2 (ja) 超電導素子および作製方法
JP2641978B2 (ja) 超電導素子および作製方法
JP2597743B2 (ja) 超電導素子の作製方法
JP2641971B2 (ja) 超電導素子および作製方法
JP2599500B2 (ja) 超電導素子および作製方法
JP2641977B2 (ja) 超電導素子の作製方法
JP3249370B2 (ja) 超電導デバイス
JP2641974B2 (ja) 超電導素子および作製方法