JPH04168558A - バス・アービトレーション回路 - Google Patents
バス・アービトレーション回路Info
- Publication number
- JPH04168558A JPH04168558A JP29591590A JP29591590A JPH04168558A JP H04168558 A JPH04168558 A JP H04168558A JP 29591590 A JP29591590 A JP 29591590A JP 29591590 A JP29591590 A JP 29591590A JP H04168558 A JPH04168558 A JP H04168558A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- bus acquisition
- channel
- signal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバス・アービトレーション回路に関しする。
従来、この種のバス・アービトレーション回路は、第3
図に示すような構成となっており、バス獲得要求信号1
01〜103は、疑似バス要求信号生成回路104、優
先制御回路106及びバス獲得権制御回路107に入力
される。疑似バス獲得要求信号105は、疑似バス要求
信号生成回路104より出力され、バス獲得種制御回路
107、優先制御回路106に入力される。優先制御回
路106より出力される最優先チャネル情報108〜1
10は、バス獲得種制御回路107に入力される。また
、バス獲得応答信号111〜113はバス獲得種制御回
路107より出力され優先制御回路10θに入力される
。
図に示すような構成となっており、バス獲得要求信号1
01〜103は、疑似バス要求信号生成回路104、優
先制御回路106及びバス獲得権制御回路107に入力
される。疑似バス獲得要求信号105は、疑似バス要求
信号生成回路104より出力され、バス獲得種制御回路
107、優先制御回路106に入力される。優先制御回
路106より出力される最優先チャネル情報108〜1
10は、バス獲得種制御回路107に入力される。また
、バス獲得応答信号111〜113はバス獲得種制御回
路107より出力され優先制御回路10θに入力される
。
次に、第4図に従って動作を説明する。
バス獲得要求信号101〜103のいずれもが、無効状
態のとき、すなわち、バス獲得要求信号が一つもない場
合には、バス獲得要求信号102に対応するバス要求チ
ャネルに対し、疑似バス要求信号生成回路104により
疑似バス獲得要求信号105が発生し、この疑似バス獲
得要求信号105の発生により、バス獲得要求信号10
2に対応するバス要求チャネルに対し、優先制御回路1
06により最優先チャネル情報109が発生し、バス獲
得応答信号112が有効状態となっている。
態のとき、すなわち、バス獲得要求信号が一つもない場
合には、バス獲得要求信号102に対応するバス要求チ
ャネルに対し、疑似バス要求信号生成回路104により
疑似バス獲得要求信号105が発生し、この疑似バス獲
得要求信号105の発生により、バス獲得要求信号10
2に対応するバス要求チャネルに対し、優先制御回路1
06により最優先チャネル情報109が発生し、バス獲
得応答信号112が有効状態となっている。
ここで、バス獲得要求信号101が有効状態になると、
疑似バス獲得要求信号105と最優先チャネル情報10
9とが無効状態となり、かつ最優先チャネル情報108
が有効状態となり、チャネル設定処理期間Tl(クロッ
クの1サイクル)を経過した後、バス獲得応答信号11
2が無効状態となり、バス獲得応答信号111が有効状
態となる。
疑似バス獲得要求信号105と最優先チャネル情報10
9とが無効状態となり、かつ最優先チャネル情報108
が有効状態となり、チャネル設定処理期間Tl(クロッ
クの1サイクル)を経過した後、バス獲得応答信号11
2が無効状態となり、バス獲得応答信号111が有効状
態となる。
次に、バス獲得要求信号101が無効状態となると、疑
似バス獲得要求信号105が有効状態、最優先チャネル
情報108は無効状態、最優先チャネル情報109は有
効状態になり、チャネル設定処理期間T2を経過した後
、バス獲得応答信号111が無効状態となるとともに、
バス獲得応答信号112が有効状態となる。
似バス獲得要求信号105が有効状態、最優先チャネル
情報108は無効状態、最優先チャネル情報109は有
効状態になり、チャネル設定処理期間T2を経過した後
、バス獲得応答信号111が無効状態となるとともに、
バス獲得応答信号112が有効状態となる。
この時点で、バス獲得要求信号102が有効状態となる
と、既にバス獲得応答信号112は有効状態となってい
るので、バス獲得要求信号102に対するバス要求チャ
ネルは、チャネル設定処理期間を待たずに、ただちにバ
ス使用を開始することになる。
と、既にバス獲得応答信号112は有効状態となってい
るので、バス獲得要求信号102に対するバス要求チャ
ネルは、チャネル設定処理期間を待たずに、ただちにバ
ス使用を開始することになる。
次に、バス獲得要求信号103がチャネル設定処理期間
T3を経過した後、バスを獲得してバスを使用すると、
再びバス獲得要求信号101〜103のいずれもが無効
状態となり、バス獲得応答信号112が有効状態に戻る
。
T3を経過した後、バスを獲得してバスを使用すると、
再びバス獲得要求信号101〜103のいずれもが無効
状態となり、バス獲得応答信号112が有効状態に戻る
。
上述のように、バス空き時に、あらかじめ設定された一
つのチャネルに対してのみ疑似バス獲得要求信号を生成
して、その設定されたチャネルのバス獲得権を確保して
おき、他のチャネルからのバス獲得要求がないときに、
その設定されたチャネルからのバス獲得要求がきた場合
には、調停時間なしにバス獲得が行えるようになってい
る。
つのチャネルに対してのみ疑似バス獲得要求信号を生成
して、その設定されたチャネルのバス獲得権を確保して
おき、他のチャネルからのバス獲得要求がないときに、
その設定されたチャネルからのバス獲得要求がきた場合
には、調停時間なしにバス獲得が行えるようになってい
る。
上述した従来のバス・アービトレーシロン回路は、時間
によってバス獲得要求回数が変化し、設定されたチャネ
ル以外のチャネルのバス獲得要求多いときでも、疑似バ
ス獲得要求信号を生成することができるチャネルは変更
できないため、効果的にチャネル設定処理時間を短縮す
ることができないという問題点があった。
によってバス獲得要求回数が変化し、設定されたチャネ
ル以外のチャネルのバス獲得要求多いときでも、疑似バ
ス獲得要求信号を生成することができるチャネルは変更
できないため、効果的にチャネル設定処理時間を短縮す
ることができないという問題点があった。
本発明のバスOアービトレーション回路は、複数のチャ
ネルから、同時にバス獲得要求があるとき、バス獲得権
を与える優先順位を決定する優先制御回路と、バス空き
状態でありかつバス獲得権を育しているチャネルからの
バス獲得要求がなくなったとき、前記優先制御回路から
出力される最優先チャネル情報に従って、次のバス獲得
権を与えるチャネルを決定するバス獲得種制御回路と、
あらかじめ設定された一つのチャネルに対し、他のチャ
ネルからのバス獲得要求が一つもないときに、前記設定
された一つのチャネルからのバス獲得要求と論理和がと
られて、前記優先制御回路及びバス獲得種制御回路で用
いられる疑似バス獲得要求信号を生成する疑似バス要求
信号生成回路とヲ有スるバスーアービトレーシ日ン回路
において、あらかじめ定められた一定の時間周期の切れ
目を通知するタイマ回路と、前記タイマ回路からの周期
情報に従って周期内の各バス獲得要求回数を計数し、計
数値の最も多いチャネルに対応する情報を前記疑似バス
要求信号生成回路に対し、バス獲得要求回数最多チャネ
ル情報として与えるバス獲得要求回数比較器とを有して
いる。
ネルから、同時にバス獲得要求があるとき、バス獲得権
を与える優先順位を決定する優先制御回路と、バス空き
状態でありかつバス獲得権を育しているチャネルからの
バス獲得要求がなくなったとき、前記優先制御回路から
出力される最優先チャネル情報に従って、次のバス獲得
権を与えるチャネルを決定するバス獲得種制御回路と、
あらかじめ設定された一つのチャネルに対し、他のチャ
ネルからのバス獲得要求が一つもないときに、前記設定
された一つのチャネルからのバス獲得要求と論理和がと
られて、前記優先制御回路及びバス獲得種制御回路で用
いられる疑似バス獲得要求信号を生成する疑似バス要求
信号生成回路とヲ有スるバスーアービトレーシ日ン回路
において、あらかじめ定められた一定の時間周期の切れ
目を通知するタイマ回路と、前記タイマ回路からの周期
情報に従って周期内の各バス獲得要求回数を計数し、計
数値の最も多いチャネルに対応する情報を前記疑似バス
要求信号生成回路に対し、バス獲得要求回数最多チャネ
ル情報として与えるバス獲得要求回数比較器とを有して
いる。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例のブロック図である。
第1図に示すバス・アービトレーション回路は、複数の
チャネルから、同時にバス獲得要求があるとき、バス獲
得権を与える優先順位を決定する優先制御回路17、バ
ス空き状態でありかつバス獲得権を育しているチャネル
からのバス獲得要求がなくなったとき、優先制御回路1
7から出力される最優先チャネル情報14〜16に従っ
て、次のバス獲得権を与えるチャネルを決定するバス獲
得種制御回路13、あらかじめ設定された一つのチャネ
ルに対し、他のチャネルからのバス獲得要求が一つもな
いときに、設定された一つのチャネルからのバス獲得要
求と論理和がとられて、優先制御回路17及びバス獲得
種制御回路13で用いられる疑似バス獲得要求信号9〜
11を生成する疑似バス要求信号生成回路5、あらかじ
め定められた一定の時間周期の切れ目を通知するタイマ
回路12、タイマ回路12からの周期情報に従って周期
内の各バス獲得要求回数を計数し、計数値の最も多いチ
ャネルに対応する情報を疑似バス要求信号生成回路5に
対し、バス獲得要求回数最多チャネル情報として与える
バス獲得要求回数比較器4から構成されている。
チャネルから、同時にバス獲得要求があるとき、バス獲
得権を与える優先順位を決定する優先制御回路17、バ
ス空き状態でありかつバス獲得権を育しているチャネル
からのバス獲得要求がなくなったとき、優先制御回路1
7から出力される最優先チャネル情報14〜16に従っ
て、次のバス獲得権を与えるチャネルを決定するバス獲
得種制御回路13、あらかじめ設定された一つのチャネ
ルに対し、他のチャネルからのバス獲得要求が一つもな
いときに、設定された一つのチャネルからのバス獲得要
求と論理和がとられて、優先制御回路17及びバス獲得
種制御回路13で用いられる疑似バス獲得要求信号9〜
11を生成する疑似バス要求信号生成回路5、あらかじ
め定められた一定の時間周期の切れ目を通知するタイマ
回路12、タイマ回路12からの周期情報に従って周期
内の各バス獲得要求回数を計数し、計数値の最も多いチ
ャネルに対応する情報を疑似バス要求信号生成回路5に
対し、バス獲得要求回数最多チャネル情報として与える
バス獲得要求回数比較器4から構成されている。
第1図において、バス獲得要求信号1〜3は、疑似バス
要求信号生成回路5、バス獲得要求回数比較器4、バス
獲得種制御回路13及び優先制御回路17に入力されて
いる。バス獲得要求回数最多チャネル情報6〜8は、バ
ス獲得要求回数比較器4より出力され、疑似バス要求信
号生成回路5に入力される。疑似バス獲得要求信号9〜
11は、疑似バス要求信号生成回路5より出力され、バ
ス獲得種制御回路13及び優先制御回路17に入力され
る。最優先チャネル情報14〜16は、優先制御回路1
7より出力され、バス獲得種制御回路13に入力される
。タイマ信号21は、タイマ12より出力され、バス獲
得要求回数比較器4に入力される。バス獲得応答信号1
8〜20は、バス獲得種制御回路13より出力され、優
先制御回路17に入力される。
要求信号生成回路5、バス獲得要求回数比較器4、バス
獲得種制御回路13及び優先制御回路17に入力されて
いる。バス獲得要求回数最多チャネル情報6〜8は、バ
ス獲得要求回数比較器4より出力され、疑似バス要求信
号生成回路5に入力される。疑似バス獲得要求信号9〜
11は、疑似バス要求信号生成回路5より出力され、バ
ス獲得種制御回路13及び優先制御回路17に入力され
る。最優先チャネル情報14〜16は、優先制御回路1
7より出力され、バス獲得種制御回路13に入力される
。タイマ信号21は、タイマ12より出力され、バス獲
得要求回数比較器4に入力される。バス獲得応答信号1
8〜20は、バス獲得種制御回路13より出力され、優
先制御回路17に入力される。
次に、第2図に従って動作を説明する。
バス獲得要求信号1〜3のいずれもが、無効状態のとき
、すなわち、バス獲得要求が一つもない場合には、最優
先チャネル情報14〜16は無効状態であり、タイマ1
2に設定された一定の時間周期内に、バス獲得要求回数
比較器4により、決定された最もバス獲得要求回数の多
かったバス獲得要求信号1〜3のいずれかのバス要求チ
ャネルに対し、上記バス獲得要求回数比較器4より出力
される、バス獲得要求回数最多チャネル情報6〜8に従
って、疑似バス要求信号生成回路5より疑似バス獲得要
求信号9〜11のいずれかが出力される。
、すなわち、バス獲得要求が一つもない場合には、最優
先チャネル情報14〜16は無効状態であり、タイマ1
2に設定された一定の時間周期内に、バス獲得要求回数
比較器4により、決定された最もバス獲得要求回数の多
かったバス獲得要求信号1〜3のいずれかのバス要求チ
ャネルに対し、上記バス獲得要求回数比較器4より出力
される、バス獲得要求回数最多チャネル情報6〜8に従
って、疑似バス要求信号生成回路5より疑似バス獲得要
求信号9〜11のいずれかが出力される。
この例では、タイマ12に設定された一定の時間周期が
タイマ信号21によってバス獲得要求回数比較器4に知
らされ、周期内で最もバス獲得要求の多かったバス獲得
要求信号をバス獲得要求信号1としている。
タイマ信号21によってバス獲得要求回数比較器4に知
らされ、周期内で最もバス獲得要求の多かったバス獲得
要求信号をバス獲得要求信号1としている。
まず、バス獲得要求信号1〜3のいずれもが無効状態の
とき、すなわち、バス獲得要求が一つもない場合には、
バス獲得要求信号1に対応するバス要求チャネルに対し
、疑似バス要求信号生成回路5より、疑似バス獲得要求
信号9が発生し、この疑似バス獲得要求信号9の発生に
より、バス獲得要求信号1に対応するバス要求チャネル
に対し、優先制御回路17により最優先チャネル情報1
4が発生する。そして、バス獲得応答信号18が有効状
態となる。
とき、すなわち、バス獲得要求が一つもない場合には、
バス獲得要求信号1に対応するバス要求チャネルに対し
、疑似バス要求信号生成回路5より、疑似バス獲得要求
信号9が発生し、この疑似バス獲得要求信号9の発生に
より、バス獲得要求信号1に対応するバス要求チャネル
に対し、優先制御回路17により最優先チャネル情報1
4が発生する。そして、バス獲得応答信号18が有効状
態となる。
次に、バス獲得要求信号2が有効状態となると、バス獲
得応答信号18と最優先チャネル情報14とが無効状態
となり、かつバス獲得要求回数最多チャネル情報7が有
効状態となり、チャネル設定処理期間T1を経過した後
、バス獲得応答信号18が無効状態となり、バス獲得応
答信号19が有効状態となる。
得応答信号18と最優先チャネル情報14とが無効状態
となり、かつバス獲得要求回数最多チャネル情報7が有
効状態となり、チャネル設定処理期間T1を経過した後
、バス獲得応答信号18が無効状態となり、バス獲得応
答信号19が有効状態となる。
次に、バス獲得要求信号2が無効状態となると、チャネ
ル設定処理期間T2を経過した後、バス獲得応答信号1
9が無効状態となるとともに、バス獲得応答信号18が
有効状態となる。この時点で、バス獲得要求信号1が有
効状態となると、既にバス獲得応答信号18は有効状態
となっているので、バス獲得要求信号1に対するチャネ
ル設定処理期間を待たずに、ただちにバス使用を開始す
ることになる。
ル設定処理期間T2を経過した後、バス獲得応答信号1
9が無効状態となるとともに、バス獲得応答信号18が
有効状態となる。この時点で、バス獲得要求信号1が有
効状態となると、既にバス獲得応答信号18は有効状態
となっているので、バス獲得要求信号1に対するチャネ
ル設定処理期間を待たずに、ただちにバス使用を開始す
ることになる。
次に、バス獲得要求信号3がを効状態となり、チャネル
設定処理期間T3を経過した後にバスを獲得してバスを
使用した後、バス獲得要求信号1〜3のいずれもが無効
状態となると、タイマ12に設定された一定の時間内で
最も多くバス獲得要求を出したバス獲得要求信号1〜3
のいずれかに対して、疑似バス獲得要求信号が出力され
る。
設定処理期間T3を経過した後にバスを獲得してバスを
使用した後、バス獲得要求信号1〜3のいずれもが無効
状態となると、タイマ12に設定された一定の時間内で
最も多くバス獲得要求を出したバス獲得要求信号1〜3
のいずれかに対して、疑似バス獲得要求信号が出力され
る。
このように、バス空き状態でかつ全チャネルからのバス
獲得要求がないときに、定められた一定の時間周期にお
いて、最もバス獲得要求の多いことで設定されたチャネ
ルに対し疑似バス獲得要求信号を生成させ、上記の条件
で設定されたチャネルのバス獲得権をあらかじめ獲得し
ておくことにより、次にそのチャネルに対してバス獲得
要求がきた場合には、チャネル設定処理時間を待たずに
、ただちにバス使用を開始することができる。
獲得要求がないときに、定められた一定の時間周期にお
いて、最もバス獲得要求の多いことで設定されたチャネ
ルに対し疑似バス獲得要求信号を生成させ、上記の条件
で設定されたチャネルのバス獲得権をあらかじめ獲得し
ておくことにより、次にそのチャネルに対してバス獲得
要求がきた場合には、チャネル設定処理時間を待たずに
、ただちにバス使用を開始することができる。
以上説明したように、本発明は、バス空き状態でかつ全
チャネルからのバス獲得要求がないときに、定められた
一定の時間周期において、最もバス獲得要求の多いこと
で設定されたチャネルに対し疑似バス獲得要求信号を生
成させ、上記の条件で設定されたチャネルのバス獲得権
をあらかじめ獲得しておくことにより、次にそのチャネ
ルに対してバス獲得要求がきた場合には、チャネル設定
処理時間を待たずに、ただちにバス使用を開始すること
ができ、効果的にチャネル設定処理時間を短縮すること
ができるという効果を有する。
チャネルからのバス獲得要求がないときに、定められた
一定の時間周期において、最もバス獲得要求の多いこと
で設定されたチャネルに対し疑似バス獲得要求信号を生
成させ、上記の条件で設定されたチャネルのバス獲得権
をあらかじめ獲得しておくことにより、次にそのチャネ
ルに対してバス獲得要求がきた場合には、チャネル設定
処理時間を待たずに、ただちにバス使用を開始すること
ができ、効果的にチャネル設定処理時間を短縮すること
ができるという効果を有する。
第1図は本発明の一実施例のブロック図、第2図は第1
図に示すバス拳アービトレーション回路の動作タイミン
グチャート、第3図は従来のバス・アービトレーション
回路のブロック図、第4図は第3図に示すバス・アービ
トレーション回路の動作タイミングチャートである。 1〜3・・・・・・バス獲得要求信号、4・・・・・・
バス獲得要求回数比較器、5・・・・・・疑似バス要求
信号生成回路、6〜8・・・・・・バス獲得要求回数最
多チャネル情報、9〜11・・・・・・疑似バス獲得要
求信号、12・・・・・・タイマ、13・・・・・・バ
ス獲得種制御回路、14〜16・・・・・・最優先チャ
ネル情報、17・・・・・・優先制御回路、18〜20
・・・・・・バス獲得応答信号、21・・・・・・タイ
マ信号、101〜103・・・・・・バス獲得要求信号
、104・・・・・・疑似バス要求信号生成回路、10
5・・・・・・疑似バス獲得要求信号、106・・・・
・・優先制御回路、107・・・・・・バス獲得種制御
回路、108〜110・・・・・・最優先チャネル情報
、111〜113・・・・・・バス獲得応答信号。 代理人 弁理士 内 原 晋
図に示すバス拳アービトレーション回路の動作タイミン
グチャート、第3図は従来のバス・アービトレーション
回路のブロック図、第4図は第3図に示すバス・アービ
トレーション回路の動作タイミングチャートである。 1〜3・・・・・・バス獲得要求信号、4・・・・・・
バス獲得要求回数比較器、5・・・・・・疑似バス要求
信号生成回路、6〜8・・・・・・バス獲得要求回数最
多チャネル情報、9〜11・・・・・・疑似バス獲得要
求信号、12・・・・・・タイマ、13・・・・・・バ
ス獲得種制御回路、14〜16・・・・・・最優先チャ
ネル情報、17・・・・・・優先制御回路、18〜20
・・・・・・バス獲得応答信号、21・・・・・・タイ
マ信号、101〜103・・・・・・バス獲得要求信号
、104・・・・・・疑似バス要求信号生成回路、10
5・・・・・・疑似バス獲得要求信号、106・・・・
・・優先制御回路、107・・・・・・バス獲得種制御
回路、108〜110・・・・・・最優先チャネル情報
、111〜113・・・・・・バス獲得応答信号。 代理人 弁理士 内 原 晋
Claims (1)
- 複数のチャネルから、同時にバス獲得要求があるとき、
バス獲得権を与える優先順位を決定する優先制御回路と
、バス空き状態でありかつバス獲得権を有しているチャ
ネルからのバス獲得要求がなくなったとき、前記優先制
御回路から出力される最優先チャネル情報に従って、次
のバス獲得権を与えるチャネルを決定するバス獲得権制
御回路と、あらかじめ設定された一つのチャネルに対し
、他のチャネルからのバス獲得要求が一つもないときに
、前記設定された一つのチャネルからのバス獲得要求と
論理和がとられて、前記優先制御回路及びバス獲得権制
御回路で用いられる疑似バス獲得要求信号を生成する疑
似バス要求信号生成回路とを有するバス・アービトレー
ション回路において、あらかじめ定められた一定の時間
周期の切れ目を通知するタイマ回路と、前記タイマ回路
からの周期情報に従って周期内の各バス獲得要求回数を
計数し、計数値の最も多いチャネルに対応する情報を前
記疑似バス要求信号生成回路に対し、バス獲得要求回数
最多チャネル情報として与えるバス獲得要求回数比較器
とを有することを特徴とするバス・アービトレーション
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29591590A JPH04168558A (ja) | 1990-11-01 | 1990-11-01 | バス・アービトレーション回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29591590A JPH04168558A (ja) | 1990-11-01 | 1990-11-01 | バス・アービトレーション回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04168558A true JPH04168558A (ja) | 1992-06-16 |
Family
ID=17826788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29591590A Pending JPH04168558A (ja) | 1990-11-01 | 1990-11-01 | バス・アービトレーション回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04168558A (ja) |
-
1990
- 1990-11-01 JP JP29591590A patent/JPH04168558A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4470112A (en) | Circuitry for allocating access to a demand-shared bus | |
| US4523274A (en) | Data processing system with processors having different processing speeds sharing a common bus | |
| US4503490A (en) | Distributed timing system | |
| US5710891A (en) | Pipelined distributed bus arbitration system | |
| US5274785A (en) | Round robin arbiter circuit apparatus | |
| US4682282A (en) | Minimum latency tie-breaking arbitration logic circuitry | |
| CA1070845A (en) | Function multiplexer | |
| JPH04168558A (ja) | バス・アービトレーション回路 | |
| US7162557B2 (en) | Competition arbitration system | |
| JPH04251367A (ja) | バス制御装置 | |
| JP2579081B2 (ja) | 禁止時間付競合調停方式 | |
| US6715017B2 (en) | Interruption signal generating apparatus | |
| JPS6019819B2 (ja) | バス使用権制御方式 | |
| SU1566350A1 (ru) | Устройство приоритета | |
| KR100188004B1 (ko) | 동적 메모리 장치를 구비한 시스템의 버스 중재방법 및 회로 | |
| JP2973734B2 (ja) | 競合制御回路 | |
| RU2066934C1 (ru) | Устройство управления телевизионным приемником | |
| JPH06187065A (ja) | クロック切換回路 | |
| JP2648017B2 (ja) | マイクロコンピュータ | |
| RU1829033C (ru) | Устройство приоритета | |
| JPH05120206A (ja) | Dmaコントローラ | |
| JP4170506B2 (ja) | 調停回路および方法 | |
| KR0178720B1 (ko) | 공유메모리 제어장치 | |
| JPS6255186B2 (ja) | ||
| JP2615504B2 (ja) | マイクロコントローラ |