JPH0416868B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、デイジタルビデオ信号を記録再生
するデイジタルVTRやデータレコーダ等に適用
されるデイジタル信号伝送装置に関する。

データを伝送する場合には、その複数サンプル
毎を１ブロツクとして、各ブロツクにブロツク同
期信号及びブロツク毎のエラー検出コードが付加
される。また、所定数のブロツクの集合を単位と
して、その中で各ブロツクが第何番目のブロツク
であるかの番号付けが行なわれる。所定数のブロ
ツクからなる単位は、デイジタルVTRを例にと
ると、１回のヘツドスキヤンで記録再生されるデ
ータと対応している。そして、再生されたデータ
に関して、データの頭出しを行なうために、従来
では、回転ヘツドの回転位相を磁気的に検出する
ことで得られる検出パルス又はサーボリフアレン
ス信号を用いてウインドパルスを形成し、ウイン
ド幅内にはいるブロツク同期信号をデータの先頭
とする方法、又はデータの先頭のブロツク同期信
号（以下Ｖブロツク同期信号と称する）を他のブ
ロツク同期信号と区別して挿入し、再生時にウイ
ンドを使わず、再生信号のみからＶブロツク同期
信号を抽出する方法を用いている。前者は、回路
構成が簡単であるが、ウインド幅を余り広げられ
ないため、ジツタに対して不利である。後者は、
ジツタに対して有利であるが回路構成が複雑にな
る欠点がある。

この発明は、基本的には、他のブロツク同期信
号と区別できるＶブロツク同期信号を用いるもの
であるが、簡単で且つ確実にＶブロツク同期信号
を再生信号から抽出することができる構成の実現
を目的とするものである。

以下、この発明を回転ヘツド形のデイジタル
VTRに適用した一実施例について説明する。こ
のデイジタルVTRは、１フイールド分のビデオ
データを複数個のセグメントに分割し、回転ヘツ
ドが磁気テープを１回スキヤンする間に、１セグ
メント分のデータを記録する構成とされており、
このセグメントの最初のブロツクに頭出しのため
のＶブロツク同期信号を挿入する。第１図は、こ
のＶブロツク同期信号の説明に用いるもので、Ｎ
サンプルからなるブロツクのうちの第１ブロツク
がＶブロツク同期信号とされ、この第１ブロツク
の先頭にＭワードのブロツク同期信号（１ワード
が２サンプルからなる）を繰り返し挿入し、第１
ブロツクの残りの（Ｎ−2M）サンプルとして＋
１ずつステツプ的に増加する数列データ（０，
１，２，……Ｎ−2M−２、Ｎ−2M−１）を挿入
する。第２ブロツク以降は、１ワードのブロツク
同期信号とその後に続くデータとからなる構成の
ものとされている。

かかるパターンのＶブロツク同期信号を挿入し
ておくことによつて、再生データのみからデータ
の頭出しを行なうことができる。つまり、再生デ
ータを常に監視することによつて連続する数列デ
ータを見つけ出し、そのブロツクを第１ブロツク
と判断し、次のブロツク同期信号でデータの頭出
しを行なうようにされる。また、数列データの前
にブロツク同期信号をＭワード挿入しているの
は、他のブロツクと区別すると共に、再生側でブ
ロツク同期信号を抽出し、これによつてサンプル
クロツクを形成する際に、サンプルクロツク発生
用のPLL回路を早く立ち上がらせるためである。

なお、数列データとしては、上述のもの以外に
＋２づつ増加するものとか、所定数ずつ減少する
ものなど、ある規則性をもつたデータ系列を用い
るようにしても良い。

第２図は、上述のＶブロツク同期信号の発生回
路を示すもので、１及び５はマルチプレクサ、２
は数列データ発生回路、３は８ビツトを10ビツト
に変換するブロツクコーデイングを行なう変調回
路、４はブロツク同期発生回路、６は並列直列変
換回路、７はタイミングコントローラである。タ
イミングコントローラ７によつてマルチプレクサ
１，５、数列データ発生回路２、並列直列変換回
路６が第３図のタイムチヤートのように制御され
る。第３図Ａは、セグメント周期のセグメントパ
ルス、同図Ｂは、各セグメントのデータ期間を示
すタイミングパルス、同図Ｃは、Ｖブロツク同期
信号期間を示すタイミングパルスである。１セグ
メントの最初の部分のみを第３図Ｄ〜同図Ｈに拡
大して示しており、第３図Ｄがブロツク周期のブ
ロツクパルスである。また、第３図Ｅに示すタイ
ミングパルス及び同図Ｆに示すタイミングパルス
によつてマルチプレクサ１が制御され、第２ブロ
ツク以降にビデオデータが挿入される。また、第
３図Ｈに示すタイミングパルスと同期して数列デ
ータ発生回路２から数列データが発生する。更
に、第３図Ｇに示すタイミングパルスによつてマ
ルチプレクサ５が制御され、第１ブロツクではＭ
ワードのブロツク同期信号が挿入され、第２ブロ
ツク以降では、１ワードずつのブロツク同期信号
が各ブロツクの先頭に挿入される。

上述のタイミングコントロールによつて並列直
列変換回路６からは、第１図に示すように各セグ
メントの先頭のブロツクとしてＶブロツク同期信
号が付加された直列データが現れ、VTRの回転
ヘツドによつて磁気テープに記録される。そし
て、再生信号は、再生アンプを介して第４図にお
いて、８で示す入力端子に供給される。

PLL回路９によつて再生データと同期したビ
ツトクロツクが形成され、このビツトクロツクが
ビツト同期回路１０を介して直列並列変換回路１
３及びブロツク同期分離回路１２に供給される。
ブロツク同期分離回路１２において、ビツトパタ
ーンの一致を検出することで分離されたブロツク
同期信号は、同期補正回路１５に供給され、ドロ
ツプアウト等で欠如したときの補間及び擬似ブロ
ツク同期信号の除去がなされ、その出力に補正後
のブロツク同期信号が得られる。このブロツク同
期信号は、Ｖブロツク同期抽出回路１４及びサン
プルクロツク発生回路１６に供給される。サンプ
ルクロツク発生回路１６によつて形成されたサン
プルクロツクは、直列並列変換回路１３、復調回
路１１及びＶブロツク同期抽出回路１４に供給さ
れ、これらにおけるサンプル単位のデータ処理の
ために用いられる。直列並列変換回路１３によつ
て、再生データは、サンプルクロツクと同期した
10ビツト並列データに変換され、復調回路１１に
よつて、１サンプル８ビツトに戻される。復調さ
れたデータは、TBC（時間軸補正回路）に供給さ
れると共に、Ｖブロツク同期抽出回路１４に供給
される。

更に、回転ヘツドの回転位相と対応した検出信
号PGがパルス発生器１７に供給され、ウインド
パルスWNDが形成され、このウインドパルス
WNDがＶブロツク同期抽出回路１４に供給され
る。そして、Ｖブロツク同期信号が再生データの
１セグメントの頭出しに用いられ、以降に得られ
るブロツク同期信号をカウントすることによつ
て、１セグメント中のブロツクの番号付けが行な
われる。

第５図は、Ｖブロツク同期抽出回路１４及び同
期補正回路１５の具体的構成を示すものであり、
第６図は、Ｖブロツク同期抽出回路１４の動作の
タイムチヤートである。

まず、復調回路１１からの並列データが加算器
１８に供給され、＋１された後に、ラツチ１９に
供給され、クロツクによつて１サンプル分だけ遅
延される。このラツチ１９の出力と再生データと
がコンパレータ２０により比較され、両者が一致
するときに、“１”となるる比較出力が発生する。
つまり、加算器１８、ラツチ１９及びコンパレー
タ２０によつて隣接するデータが１だけ異なつて
いるかどうかが判定される。この組み合わせがＶ
ブロツク同期抽出回路１４の基本単位となる。し
かしながら、数列データでないビデオデータの中
に、２サンプルでも１だけ異なるデータがある
と、コンパレータ２０の出力が“１”になるの
で、コンパレータ２０の出力のみで第１ブロツク
と判断するのは危険である。そこで、この実施例
では、加算器２１、ラツチ２２及びコンパレータ
２３を設け、連続する３サンプルまでが数列デー
タを形成しているかどうかを検出している。つま
り、コンパレータ２３は、２サンプル離れたデー
タの値が２だけ異なつているかどうかを判定して
いる。

コンパレータ２０及び２３の比較出力が
NANDゲート２４に供給され、NANDゲート２
４の出力がカウンタ２５のロード信号とされる。
このカウンタ２５には、加算器１８からの並列デ
ータがプリセツト入力として供給されると共に、
サンプルクロツクが供給されている。したがつ
て、カウンタ２５には、３サンプル以上、データ
が正しい順序で１づつ増加しているときにのみ、
データがロードされ、そうでないときは、クロツ
クによつてカウンタ２５が自走する。このカウン
タ２５の並列出力とデイジタルスイツチ２６の出
力とがコンパレータ２７によつて比較され、コン
パレータ２７からは、両者が一致するときに
“１”となる出力が発生する。前述のように、第
１ブロツクがＮサンプル、第１ブロツクのブロツ
ク同期信号がＭワードとされているのと対応し
て、デイジタルスイツチ２６によつて（Ｎ−2M）
の数値が設定される。したがつて、コンパレータ
２７の出力は、第２ブロツクの先頭で“１”にな
る。

このカウンタ２５は、Ｄフリツプフロツプ４１
の出力が“０”でクリア状態とされる。フリツプ
フロツプ４１のクロツク入力として、インバータ
４２で反転されたNANDゲート２４の出力が供
給され、またそのデータ入力が“０”とされ、更
にインバータ４３で反転されたブロツク同期信号
がそのプリセツト入力として供給されている。

このコンパレータ２７の比較出力がウインドパ
ルスWNDと共にANDゲート２８に供給され、
この出力をＤフリツプフロツプ２９によつてラツ
チする。ウインドパルスWNDは、ビデオデータ
中から擬似パルスを拾うのを防ぐために補助的に
用いられる。Ｄフリツプフロツプ２９の出力が
NORゲート３０及びインバータ３１を介してＶ
ブロツク同期信号として取り出される。また、同
期補正回路１５からのブロツク同期信号を計数す
るカウンタ３２が設けられ、第１ブロツクの全て
がドロツプアウト等で消失したときに、カウンタ
３２の出力によつてＶブロツク同期信号を補間す
るようになされている。

また、同期補正回路１５は、サンプルクロツク
を計数し、１ブロツクのサンプル数と等しいＮ個
のサンプルクロツクを数えたときに出力を発生す
る２個のカウンタ３３及び３４を有している。こ
れらのカウンタ３３及び３４は、NORゲート３
５及び３６を介してそれ自身の出力によつてロー
ドされる。ブロツク同期分離回路１２からのブロ
ツク同期信号は、カウンタ３３をロードすると共
に、カウンタ３３の出力が供給されるANDゲー
ト３７に供給され、分離されたブロツク同期信号
が所定の間隔のものかどうかがチエツクされる。
このANDゲート３７の出力とフリツプフロツプ
２９の出力に得られるＶブロツク同期信号とカウ
ンタ３４の出力とがNORゲート３６に供給され、
その出力でカウンタ３４がロードされる。更に、
カウンタ３４の出力がデコーダ３８でデコードさ
れ、その出力でＤ形フリツプフロツプ３９がプリ
セツトされる。このフリツプフロツプ３９は、
NORゲート３６の出力をインバータ４０で反転
したものをラツチし、その出力がブロツク同期信
号として同期補正回路１５から取り出される。

かかる同期補正回路１５は、再生データにドロ
ツプアウトが生じたり、擬似パルスがブロツク同
期分離回路１２から発生したときでも、正規の間
隔のブロツク同期信号を発生させるもので、第５
図に示すもの以外の構成を用いるようにしても良
い。

さて、上述のＶブロツク同期抽出回路１４の動
作について第６図を参照して説明すると、第６図
Ａは再生データと同期するサンプルクロツクを示
している。第６図は第１ブロツク及び第２ブロツ
クの最初の部分の再生データが供給された場合を
示しており、ブロツク同期分離回路１２からは、
第６図Ｂに示すように、第１ブロツクでＭ個、第
２ブロツク以降で１個のブロツク同期信号が供給
される。第６図Ｃは、復調回路１１からの並列デ
ータを示し、前述のようにＭ個のブロツク同期信
号の後に、０から（Ｎ−2M−１）まで＋１ずつ
変化する数列データが位置している。図示の例
は、斜線図示のようにＣ，Ｄ，Ｅ（ヘクサデシマ
ル表示）の３サンプルがドロツプアウトによつて
エラーデータとなつている場合を示している。

この第６図Ｃに示す再生データが加算器１８に
供給され、これより同図Ｄに示す出力が得られ、
ラツチ１９からは、１クロツク遅延された同図Ｅ
に示す出力が現れる。再生データとラツチ１９の
出力がコンパレータ２０に供給されるので、コン
パレータ２０の出力は、第６図Ｆに示すように、
ラツチ１９の出力の数列データの先頭から（Ｎ−
2M−１）までの区間で且つドロツプアウトを含
む４サンプルの区間を除いて“１”となる。ま
た、加算器２１及びラツチ２２の出力は、夫々第
６図Ｇ及び同図Ｈに示すものとなり、したがつて
コンパレータ２３の出力が同図Ｉに示すものとな
る。

上述のコンレータ２０の出力（第６図Ｆ）及び
コンパレータ２３の出力（第６図Ｉ）がNAND
ゲート２４に供給される。カウンタ２５は、ブロ
ツク同期信号（第６図Ｂ）の立上りで“０”とな
りフリツプフロツプ４１の出力によつてクリア状
態とされており、次にNANDゲート２４の出力
の“０”でカウンタ２５がロードされると共に、
クリア状態となくなり、第２ブロツクのブロツク
同期信号が供給されることでクリア状態となる。
また、NANDゲート２４の出力が“０”の間で
は、加算器１８の出力（第６図Ｄ）がカウンタ２
５にロードされており、NANDゲート２４の出
力がドロツプアウトのために“１”になると、ロ
ードされなくなり、その間は、カウンタ２５が自
走する。したがつて、カウンタ２５の動作は、第
６図Ｊに示すものとなる。そして、カウンタ２５
の出力が（Ｎ−2M）に達すると、コンパレータ
２７から第６図Ｋに示すように、“１”となる出
力が発生する。これが、第６図Ｌに示すウインド
パルスWNDの幅内にあることによつて、第６図
Ｍに示すＶブロツク同期信号が形成される。この
ようにして、第２ブロツクのブロツク同期信号と
一致するタイミングのＶブロツク同期信号を抽出
することができる。

上述のこの発明は、従来のウインドをかけるだ
けの従来の構成と異なり、時間変動分がかなりあ
つても確実にＶブロツク同期信号を抽出すること
ができ、また、Ｖブロツク同期信号として数列デ
ータを用いているので、ドロツプアウトによつて
誤動作せず、然も、簡単な回路構成とすることが
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例におけるＶブロツ
ク同期信号を示す略線図、第２図及び第３図はＶ
ブロツク同期信号の発生回路及びその動作説明の
ためのタイムチヤート、第４図はこの発明の一実
施例の再生側の構成を示すブロツク図、第５図及
び第６図はこの発明の一実施例におけるＶブロツ
ク同期抽出回路及びその動作説明のためのタイム
チヤートである。 ２……数列データ発生回路、１２……ブロツク
同期分離回路、１４……Ｖブロツク同期抽出回
路、１８，２１……加算器、２０，２３，２７…
…コンパレータ、２５，３２，３３，３４……カ
ウンタ。

Claims (1)

1. 【特許請求の範囲】 １ デイジタル信号を所定長のブロツクに分割
   し、このブロツクの夫々に対してブロツク同期信
   号を付加して伝送するようにしたデイジタル信号
   伝送装置において、 所定数ずつステツプ的に増加又は減少する数列
   データからなり、受信側において、上記数列デー
   タを受信データから検出することによつて、一定
   数の上記ブロツクの区切りの識別を可能とするた
   めのＶブロツク同期信号を生成する手段と、 上記ブロツク同期信号を生成する手段と、 上記ブロツク同期信号を上記ブロツクに夫々付
   加し、上記一定数の上記ブロツクの第１ブロツク
   に対して、上記Ｖブロツク同期信号を付加する同
   期付加手段とからなることを特徴とするデイジタ
   ル信号伝送装置。