JPH04170106A - サンプリング周波数変換回路 - Google Patents
サンプリング周波数変換回路Info
- Publication number
- JPH04170106A JPH04170106A JP29676190A JP29676190A JPH04170106A JP H04170106 A JPH04170106 A JP H04170106A JP 29676190 A JP29676190 A JP 29676190A JP 29676190 A JP29676190 A JP 29676190A JP H04170106 A JPH04170106 A JP H04170106A
- Authority
- JP
- Japan
- Prior art keywords
- sampling frequency
- data
- digital
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はサンプリング周波数変槓回路に関し、特に比
較的簡易な構成でサンプリング周波数変換を行うサンプ
リング周波数変換回路に関する。
較的簡易な構成でサンプリング周波数変換を行うサンプ
リング周波数変換回路に関する。
（従来の技術）
ディスク表面上に形成された記録媒体に光学的、磁気的
に情報を記録できるＣＤレコーダは、いわゆるオレンジ
ブックの規格に基づ（ＣＤ −ＷＯ（Ｗｒｉｔｅ ０ｎ
ｃｅ）等として実用化されている。
に情報を記録できるＣＤレコーダは、いわゆるオレンジ
ブックの規格に基づ（ＣＤ −ＷＯ（Ｗｒｉｔｅ ０ｎ
ｃｅ）等として実用化されている。
これらＣＤレコーダにおいては、所定のサンプリング周
波数のデジタル信号が記録され、通常のＣＤレコーダで
は一定のサンプリング周波数のデジタル信号が記録され
るように規定されている。
波数のデジタル信号が記録され、通常のＣＤレコーダで
は一定のサンプリング周波数のデジタル信号が記録され
るように規定されている。
したがって、サンプリング周波数ｆｓが４４．１ｋＨｚ
ではない、４８ｋＨｚや３２ｋ Ｈｚのサンプリング周
波数のデジタル信号を出力するＢＳ放送やＤＡＴからの
デジタル信号をＣＤレコーダに記録する場合には、直接
記録できない。
ではない、４８ｋＨｚや３２ｋ Ｈｚのサンプリング周
波数のデジタル信号を出力するＢＳ放送やＤＡＴからの
デジタル信号をＣＤレコーダに記録する場合には、直接
記録できない。
−２〜
そこで、従来は、デジタル信号を一度アナログ信号に変
換した後、再度、４４．１ｋＨｚのタロツクでサンプリ
ングしたデジタル信号を得て記録したり、入出力のサン
プリング周波数（例えば、ＢＳ放送のデジタルデータの
サンプリング周波数４８ｋＨｚとＣＤ−ＷＯの記録デジ
タル信号のサンプリング周波数４４．１ｋＨｚ）の公倍
数の周波数までオーバーサンプリング信号とするように
補間演算を行っていた。
換した後、再度、４４．１ｋＨｚのタロツクでサンプリ
ングしたデジタル信号を得て記録したり、入出力のサン
プリング周波数（例えば、ＢＳ放送のデジタルデータの
サンプリング周波数４８ｋＨｚとＣＤ−ＷＯの記録デジ
タル信号のサンプリング周波数４４．１ｋＨｚ）の公倍
数の周波数までオーバーサンプリング信号とするように
補間演算を行っていた。
（発明が解決しようとする課題）
上述のように従来のサンプリング周波数変換回路は、−
度アナログ信号に変換後、再度デジタル信号に変換した
り、入出力の公倍数周波数までオーバサンプルする処理
を行っていた。
度アナログ信号に変換後、再度デジタル信号に変換した
り、入出力の公倍数周波数までオーバサンプルする処理
を行っていた。
しかしながら、前者の一度アナログ信号に変換した後、
所望のサンプリング周波数でデジタル化する処理では、
雑音が増加してしまい、デジタル信号利用の有益性が失
われてしまうという問題があった。
所望のサンプリング周波数でデジタル化する処理では、
雑音が増加してしまい、デジタル信号利用の有益性が失
われてしまうという問題があった。
また、後者のオーバーサンプリングによる補間演算は、
例えば上記サンプリング周波数４４．１ｋＨｚと４８ｋ
Ｈｚの場合、最小公倍数は７．０５６ＭＨｚとなってし
まうため演算処理回路が大型化、複雑化するだけでなく
、演算速度的にも負担が大力＜なって実用的ではないと
いう問題が生じた。
例えば上記サンプリング周波数４４．１ｋＨｚと４８ｋ
Ｈｚの場合、最小公倍数は７．０５６ＭＨｚとなってし
まうため演算処理回路が大型化、複雑化するだけでなく
、演算速度的にも負担が大力＜なって実用的ではないと
いう問題が生じた。
そこで、この発明の目的は、従来のように構成の複雑化
を伴わずに、比較的簡易な構成でサンプリング周波数の
変換を可能とするサンプリング周波数変換回路を提供す
ることにある。
を伴わずに、比較的簡易な構成でサンプリング周波数の
変換を可能とするサンプリング周波数変換回路を提供す
ることにある。
（課題を解決するための手段）
前述の課題を解決するため、この発明によるサンプリン
グ周波数変換回路は、 第１のサンプリング周波数のデジタルデータを、前記第
１のサンプリング周波数のｎ倍（ｎは整数）のサンプリ
ング周波数のデジタルデータに変換するオーバーサンプ
ルデジタルフィルタと、前記デジタルフィルタからの出
力データのうち、隣接する２点間のデータをｍ個（ｍは
整数）のデータに直線補間する直線補間回路と、 前記デジタルフィルタと直線補間回路により得られたｍ
×ｎ倍のデータを予め定めた間隔で抜き取り、前記第１
のサンプリング周波数と異なる第２のサンプリング周波
数のデジタルデータを出力する回路と、 を備えて構成される。
グ周波数変換回路は、 第１のサンプリング周波数のデジタルデータを、前記第
１のサンプリング周波数のｎ倍（ｎは整数）のサンプリ
ング周波数のデジタルデータに変換するオーバーサンプ
ルデジタルフィルタと、前記デジタルフィルタからの出
力データのうち、隣接する２点間のデータをｍ個（ｍは
整数）のデータに直線補間する直線補間回路と、 前記デジタルフィルタと直線補間回路により得られたｍ
×ｎ倍のデータを予め定めた間隔で抜き取り、前記第１
のサンプリング周波数と異なる第２のサンプリング周波
数のデジタルデータを出力する回路と、 を備えて構成される。
（作用）
この発明では、デジタルフィルタのオーバーサンプリン
グすることにより第１のサンプリング周波数のデジタル
データを、第１のサンプリング周波数のｎ倍のサンプリ
ング周波数のデジタルデータに変換した後、隣接する２
点間のデータをｍ個のデータに直線補間して得られたｍ
×ｎ倍のデータを予め定めた間隔で抜き取っている。こ
うして比較的簡易な構成により第１のサンプリング周波
数と異なる第２のサンプリング周波数のデジタルデータ
を出力し、サンプリング周波数の変換を可能としている
。
グすることにより第１のサンプリング周波数のデジタル
データを、第１のサンプリング周波数のｎ倍のサンプリ
ング周波数のデジタルデータに変換した後、隣接する２
点間のデータをｍ個のデータに直線補間して得られたｍ
×ｎ倍のデータを予め定めた間隔で抜き取っている。こ
うして比較的簡易な構成により第１のサンプリング周波
数と異なる第２のサンプリング周波数のデジタルデータ
を出力し、サンプリング周波数の変換を可能としている
。
（実施例）
次に、この発明について図面を参照しながら説明する。
第１図は、この発明によるサンプリング周波数変換回路
の一実施例を示すブロック図で、サンプリング周波数４
８ｋＨｚのデジタル信号をサンプリング周波数４４．１
ｋＨｚのデジタル信号に変換する例についてのものであ
る。
の一実施例を示すブロック図で、サンプリング周波数４
８ｋＨｚのデジタル信号をサンプリング周波数４４．１
ｋＨｚのデジタル信号に変換する例についてのものであ
る。
サンプリング周波数ｆｓｌが４８ ｋ ｌ−１ｚの１６
ｂｉｔのデジタル信号は、デジタルフィルタ１により・
オーバーサンプリング（正弦補間演算）処理され、例え
ば８倍（８ｘ ４８ ｋ Ｈｚ ）の３８４ｋＨｚのサ
ンプリング周波数８ｆｓ、の１６ｂｉｔデータに変換さ
れ出力される。
ｂｉｔのデジタル信号は、デジタルフィルタ１により・
オーバーサンプリング（正弦補間演算）処理され、例え
ば８倍（８ｘ ４８ ｋ Ｈｚ ）の３８４ｋＨｚのサ
ンプリング周波数８ｆｓ、の１６ｂｉｔデータに変換さ
れ出力される。
ＰＬＬ回路２は、デジタルフィルタ１のオーバーサンプ
リング処理、Ｄ形フリップフロップ（Ｄ−ＦＦ）３．８
およびカウンタ９の動作クロックを与えるための回路で
、位相比較器（ミキサー）２１．２５．電圧制御発振器
（ＶＣＸＯ）２２゜２７、分周器（ＤＩＶ＞２３．２４
．２７等を含んで成る。
リング処理、Ｄ形フリップフロップ（Ｄ−ＦＦ）３．８
およびカウンタ９の動作クロックを与えるための回路で
、位相比較器（ミキサー）２１．２５．電圧制御発振器
（ＶＣＸＯ）２２゜２７、分周器（ＤＩＶ＞２３．２４
．２７等を含んで成る。
４８ｋＨｚの入力デジタル信号は、位相比較器２１で分
周器２３の出力との間の位相差が検出され、検出された
位相差信号がＶＣＸＯ２２の制御信号となる。ＶＣＸＯ
２２の出力は、分周器２３で１／８分周され、位相比較
器２１と分周器２４とに送出される。
周器２３の出力との間の位相差が検出され、検出された
位相差信号がＶＣＸＯ２２の制御信号となる。ＶＣＸＯ
２２の出力は、分周器２３で１／８分周され、位相比較
器２１と分周器２４とに送出される。
分周器２４は、分周器２３の出力を更に１／１６０分周
し、３００Ｈｚの信号として位相比較器２５に供給する
。
し、３００Ｈｚの信号として位相比較器２５に供給する
。
位相比較器２５の他人力には、ＶＣＸＯ２７からの出力
信号を分周器２６で１／１４７分周した信号が供給され
ており、再入力信号の位相差信号がＶＣＸＯ２７の制御
信号となる。
信号を分周器２６で１／１４７分周した信号が供給され
ており、再入力信号の位相差信号がＶＣＸＯ２７の制御
信号となる。
かかる構成のＰＬＬ回路２からは、結局、３８４ｋＨｚ
のクロックがデジタルフィルタ１とＤフリップフロップ
３とに、また４８ｋＨｚのクロックがデジタルフィルタ
１に、更に、４４．１ｋＨｚのクロックがカウンタ９と
Ｄ形フリップフロップ８とに供給される。
のクロックがデジタルフィルタ１とＤフリップフロップ
３とに、また４８ｋＨｚのクロックがデジタルフィルタ
１に、更に、４４．１ｋＨｚのクロックがカウンタ９と
Ｄ形フリップフロップ８とに供給される。
デジタルフィルタ１からの１３ｆｓｔのデジタル信号は
、Ｄ形フリップフロップ３で１サンプルデータが記憶さ
れ、このフリップフロップ３から読み出された１６ｂｉ
ｔのデジタル信号はフルアダー４、マルチプレクサ５の
入力端子５１およびマルチプレクサ７の入力端子７１に
送出される。
、Ｄ形フリップフロップ３で１サンプルデータが記憶さ
れ、このフリップフロップ３から読み出された１６ｂｉ
ｔのデジタル信号はフルアダー４、マルチプレクサ５の
入力端子５１およびマルチプレクサ７の入力端子７１に
送出される。
フルアダー４は、Ｄ形フリップフロップ３の入出力のそ
れぞれの上位１５ｂｉｔのデータを加算してマルチプレ
クサ７の入力端子７２に出力する。
れぞれの上位１５ｂｉｔのデータを加算してマルチプレ
クサ７の入力端子７２に出力する。
マルチプレクサ５は、１５Ｘ（２−１＞マルチプレクサ
であり、その入力端子５２には、デジタルフィルタ１の
出力が供給されており、変換テーブル１０からの出力信
号に基づいて、入力端子５１と５２への入力信号が選択
的に出力する。
であり、その入力端子５２には、デジタルフィルタ１の
出力が供給されており、変換テーブル１０からの出力信
号に基づいて、入力端子５１と５２への入力信号が選択
的に出力する。
フルアダー６は、フルアダー４の出力とマルチプレクサ
５の出力とを加算し、加算出力をマルチプレクサ７の入
力端子７２と７４に送出する。
５の出力とを加算し、加算出力をマルチプレクサ７の入
力端子７２と７４に送出する。
カウンタ９は、ＰＬＬ回路２のＶＣＸＯ２７からの４４
．１ｋＨｚのクロックをカウントし、テーブル１０に送
出する。
．１ｋＨｚのクロックをカウントし、テーブル１０に送
出する。
テーブル１０は、カウンタ９のカウント値に応じてマル
チプレクサ５と７の入力端子のうち選択すべき入力端子
を設定するための関係がテーブルの形で記憶されており
、カウンタ９のカウント値に対応する入力端子への入力
をそれぞれのマルチプレクサ７から出力する。
チプレクサ５と７の入力端子のうち選択すべき入力端子
を設定するための関係がテーブルの形で記憶されており
、カウンタ９のカウント値に対応する入力端子への入力
をそれぞれのマルチプレクサ７から出力する。
マルチプレクサ７は、１６Ｘ（４−１）マルチプレクサ
であり、その出力の１６ｂｉｔデジタル信号は、４４．
１ｋＨｚのクロック動作する１６ｂｉｔのＤ形フリップ
フロップ８でサンプリングデータが選択され、結局、４
４．１ｋＨｚのサンプリング周波数ｆｓ、の１６ｂｉｔ
デジタルデータが得られることになる。
であり、その出力の１６ｂｉｔデジタル信号は、４４．
１ｋＨｚのクロック動作する１６ｂｉｔのＤ形フリップ
フロップ８でサンプリングデータが選択され、結局、４
４．１ｋＨｚのサンプリング周波数ｆｓ、の１６ｂｉｔ
デジタルデータが得られることになる。
以上のような構成により、サンプリング周波数４８ｋＨ
ｚのデジタルデータは、デジタルフィルタによって、オ
ーバーサンプリング（正弦補間演算）により、３８４ｋ
Ｈｚのサンプリングのデジタルデータに変換され、更に
、直線補間（平均値補間）処理により、１．５３６ＭＨ
ｚのサンプリング周波数のデジタルデータを得ている。
ｚのデジタルデータは、デジタルフィルタによって、オ
ーバーサンプリング（正弦補間演算）により、３８４ｋ
Ｈｚのサンプリングのデジタルデータに変換され、更に
、直線補間（平均値補間）処理により、１．５３６ＭＨ
ｚのサンプリング周波数のデジタルデータを得ている。
尚、直線補間の若干の誤差の影響は少ない。何故ならば
、誤差は元の信号の周波数に依存し、周波数が低くなる
に従って誤差が少なくなって歪が小さくなって歪が小さ
くなり、また、誤差の周期は可聴帯域外の成分が主であ
るためである。カウンタ９とテーブル１０の機能により
最も４４．１ｋＨｚのサンプル位置に近いデータをマル
チプレクサにより選択すれば、より誤差の低減が可能と
なる。
、誤差は元の信号の周波数に依存し、周波数が低くなる
に従って誤差が少なくなって歪が小さくなって歪が小さ
くなり、また、誤差の周期は可聴帯域外の成分が主であ
るためである。カウンタ９とテーブル１０の機能により
最も４４．１ｋＨｚのサンプル位置に近いデータをマル
チプレクサにより選択すれば、より誤差の低減が可能と
なる。
第２図には、第１図におけるＰＬＬ回路２の他の構成例
のブロック図が示されている。この例は、第１図の回路
が２つのＰＬＬ回路を用いているのに対して１つのＰＬ
Ｌ回路で構成している点に違いがある。つまり、位相比
較回路３１には４８ｋＨｚのサンプリング周波数データ
と、１／８分周器３２からのデータとが入力され、その
位相差信号がＶＣＸＯ３４の制御信号となる。ｖｃｘ。
のブロック図が示されている。この例は、第１図の回路
が２つのＰＬＬ回路を用いているのに対して１つのＰＬ
Ｌ回路で構成している点に違いがある。つまり、位相比
較回路３１には４８ｋＨｚのサンプリング周波数データ
と、１／８分周器３２からのデータとが入力され、その
位相差信号がＶＣＸＯ３４の制御信号となる。ｖｃｘ。
３４の発振出力は１／１４７分周器３３と１、／ １６
０分周器３５とに供給される。
０分周器３５とに供給される。
１／１４７分周器３３の出力は３８４ ｋ Ｈｚのクロ
ックとして出力されるとともに、１／８分周器３２を経
て位相比較器３１に供給される。１／８分周器３２の出
力は４８ｋＨｚのクロックとして出力される。１／１６
０分周器３５からの出力信号は、１ｚ８分周器３６にお
いて更に分周され、４４．１ｋｌ−１ｚのクロックとし
て出力されることになる。
ックとして出力されるとともに、１／８分周器３２を経
て位相比較器３１に供給される。１／８分周器３２の出
力は４８ｋＨｚのクロックとして出力される。１／１６
０分周器３５からの出力信号は、１ｚ８分周器３６にお
いて更に分周され、４４．１ｋｌ−１ｚのクロックとし
て出力されることになる。
以上の実施例は、４８ ｋ Ｈｚのサンプリング周波数
データを４４．１ｋＨｚのサンプリング周波数データに
変換しているが、ＤＡＴからのサンプリング周波数３２
ｋＨｚのデータから４４．１ｋＨｚのサンプリング周波
数データへの変換の他、任意のサンプリング周波数間の
変換が可能であることは明白である。
データを４４．１ｋＨｚのサンプリング周波数データに
変換しているが、ＤＡＴからのサンプリング周波数３２
ｋＨｚのデータから４４．１ｋＨｚのサンプリング周波
数データへの変換の他、任意のサンプリング周波数間の
変換が可能であることは明白である。
（発明の効果）
以上説明したように、本発明によるサンプリング周波数
変換回路によれば、回路構成を複雑化することなくデジ
タル処理によってサンプリング周波数の変換が可能とな
る。
変換回路によれば、回路構成を複雑化することなくデジ
タル処理によってサンプリング周波数の変換が可能とな
る。
第１図は、この発明によるサンプリング周波数変換回路
の一実施例を示す構成ブロック図、第２図は、第１図に
おけるＰＬＬ回路２の他の構成例を示すブロック図であ
る。 １・・・デジタルフィルタ、 ２・・・ＰＬＬ回路、 ３．８・・Ｄ形フリップフロップ、 ４．６・・・フルアダー、 ５．７・・・マルチプレクサ、 ９・・・カウンタ、 １０・・・テーブル、 ２１．２５．３１−・・位相比較回路、２２．２７．３
４−・・電圧制御発振器２３．２４，２６，３２，３３
，３５．３６・・・分周器。 代理人 弁理士 福 山 正 博
の一実施例を示す構成ブロック図、第２図は、第１図に
おけるＰＬＬ回路２の他の構成例を示すブロック図であ
る。 １・・・デジタルフィルタ、 ２・・・ＰＬＬ回路、 ３．８・・Ｄ形フリップフロップ、 ４．６・・・フルアダー、 ５．７・・・マルチプレクサ、 ９・・・カウンタ、 １０・・・テーブル、 ２１．２５．３１−・・位相比較回路、２２．２７．３
４−・・電圧制御発振器２３．２４，２６，３２，３３
，３５．３６・・・分周器。 代理人 弁理士 福 山 正 博
Claims (1)
- 【特許請求の範囲】 第１のサンプリング周波数のデジタルデータを、前記第
１のサンプリング周波数のｎ倍（ｎは整数）のサンプリ
ング周波数のデジタルデータに変換するオーバーサンプ
ルデジタルフィルタと、 前記デジタルフィルタからの出力データのうち、隣接す
る２点間のデータをｍ個（ｍは整数）のデータに直線補
間する直線補間回路と、 前記デジタルフィルタと直線補間回路により得られたｍ
×ｎ倍のデータを予め定めた間隔で抜き取り、前記第１
のサンプリング周波数と異なる第２のサンプリング周波
数のデジタルデータを出力する回路と、 を備えて成ることを特徴とするサンプリング周波数変換
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296761A JP2679865B2 (ja) | 1990-11-01 | 1990-11-01 | サンプリング周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2296761A JP2679865B2 (ja) | 1990-11-01 | 1990-11-01 | サンプリング周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04170106A true JPH04170106A (ja) | 1992-06-17 |
| JP2679865B2 JP2679865B2 (ja) | 1997-11-19 |
Family
ID=17837782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2296761A Expired - Fee Related JP2679865B2 (ja) | 1990-11-01 | 1990-11-01 | サンプリング周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2679865B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5327125A (en) * | 1992-07-13 | 1994-07-05 | Sharp Kabushiki Kaisha | Apparatus for and method of converting a sampling frequency according to a data driven type processing |
| JPH06338801A (ja) * | 1993-05-28 | 1994-12-06 | Nec Corp | 標本化周波数変換器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63296511A (ja) * | 1987-05-28 | 1988-12-02 | Sony Corp | サンプリング周波数変換装置 |
| JPS63299511A (ja) * | 1987-05-29 | 1988-12-07 | Sony Corp | ディジタルフィルタ装置 |
-
1990
- 1990-11-01 JP JP2296761A patent/JP2679865B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63296511A (ja) * | 1987-05-28 | 1988-12-02 | Sony Corp | サンプリング周波数変換装置 |
| JPS63299511A (ja) * | 1987-05-29 | 1988-12-07 | Sony Corp | ディジタルフィルタ装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5327125A (en) * | 1992-07-13 | 1994-07-05 | Sharp Kabushiki Kaisha | Apparatus for and method of converting a sampling frequency according to a data driven type processing |
| JPH06338801A (ja) * | 1993-05-28 | 1994-12-06 | Nec Corp | 標本化周波数変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2679865B2 (ja) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3591011B2 (ja) | ディジタル信号処理装置 | |
| JPH04170106A (ja) | サンプリング周波数変換回路 | |
| JP2001127639A (ja) | デジタルデータ再生装置およびデジタルデータ伝送装置 | |
| JP3070981B2 (ja) | クロスインターリーブ回路 | |
| JP2548989B2 (ja) | デジタル記録再生装置 | |
| JP2004214932A (ja) | クロック信号再生ｐｌｌ回路 | |
| JP3252581B2 (ja) | 標本化周波数変換装置 | |
| JP3312538B2 (ja) | 音響信号処理装置 | |
| JP3289462B2 (ja) | 標本化周波数変換装置 | |
| JPH04235407A (ja) | アナログ／ディジタル変換方式 | |
| JP2001069010A (ja) | 圧縮方法及び装置、伸長方法及び装置、圧縮伸長システム、記録媒体 | |
| JPS59213005A (ja) | Ｐｃｍ録音再生装置 | |
| Medan et al. | Asynchronous rate conversion | |
| JP3336823B2 (ja) | 音響信号処理装置 | |
| JP3312539B2 (ja) | 音響信号処理装置 | |
| JPH0865105A (ja) | サンプリング周波数変換装置 | |
| JP3312654B2 (ja) | 磁気記録装置及び磁気再生装置 | |
| KR840001041Y1 (ko) | 카셋트 녹음기의 음성 및 문자신호 제어회로 | |
| JPH06119720A (ja) | 位相同期方法及び回路並びにそれを用いたデータ検出方法及び回路 | |
| KR100357090B1 (ko) | 주파수가다른오디오의플레이어장치 | |
| JP3508466B2 (ja) | 記録再生装置 | |
| JPH0728225B2 (ja) | システムクロック発生回路 | |
| JPH0258427A (ja) | Ａ／ｄ・ｄ／ａ変換装置 | |
| JPS62205398A (ja) | 音声合成装置 | |
| JPS6354827A (ja) | 差分ｐｃｍ信号形成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070801 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |