JPH04175974A - コプロセッサ論理回路自動生成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサのプログラムをもとに、
そのマイクロプロセッサの機能を拡張するプロセッサを
自動的に設計する方法に係り、パーソナルコンピュータ
やワードプロセッサ等のマイクロプロセッサを用いた装
置の性能向上に関する。

〔従来の技術〕

従来、マイクロプロセッサを用いた機器の性能向上を行
なうにはいろいろな方法が知られている。

一つにはソフトウェアを改善する方法があり、プログラ
ム中で時間のかかる部分を改良することにより性能を向
上する。もう一つはハードウェアの改良を行なう方法が
ある。より高性能なマイクロプロセッサを用いたり、ク
ロック周波数を上げたリする。また、新たにハードウェ
アを付加することにより性能を向上する場合もある０例
えば、浮動小数点演算を行なうコプロセッサやグラフィ
ックス専用のＬＳＩを用いたりする。しかし、浮動小数
点演算やグラフィックスといった利用頻度の高い処理に
関しては専用のＬＳＩが製造されているが、ユーザー独
自の処理を高速化するためにハードウェアを付加する場
合は、メーカーで用意されているＬＳＩを組み合わせる
か、ゲートアレイなどの手法を用いて独自のＬＳＩを設
計する必要があった。

一方、ハードウェアの設計に、ハードウェアを記述する
専用の言語を用いて、その記述から自動的に実際の論理
回路を生成する方法が知られている。この考え方は一般
にシリコンコンパイラと呼ばれている０通常のコンパイ
ラは高級言語で記述されたプログラムを計算機が直接実
行できる機械語の命令列に変換するプログラムであるが
、シリコンコンパイラはプログラムからＬＳＩチップの
マスクパタンまで生成するプログラムをさす。現在これ
は研究段階であるが、例えば、開發貴久他。

情報処理学会、第３７回（昭和６３年後期）全国大会予
稿集、ｐｐ、１７７４−１７７５．ｒ機能論理統合設計
支援システムに関する検討」では通常のプログラミング
言語で記述された処理からその処理を実行するハードウ
ェアの論理回路を生成するシステムを提案している。ま
た佐藤淳他、電子情報通信学会、設計自動化研究会、技
術研究報告ＶＬＤ８９−１１０．ｐｐ、５−１０．ｒ特
定用途向きＣＰＵコアの命令セットの実現方法に関する
一考察」ではプログラムを解析し、そのプログラムを効
率良く実行するマイクロプロセッサのアーキテクチャを
自動的に生成するシステムを提案している。さらに笹尾
勤、共立出版、ビット、Ｖｏｌ。

１９、ＮＧＩＯ，ｐｐ、２４−３２　（１９８７）［シ
リコンコンパイラ−論理合成とその将来」ではソフトウ
ェアの一部を自動的にハードウェアとして生成し、それ
をコンピュータにあらかじめ組み込んでおいたプログラ
マブルな論理素子で実現することにより与えられた問題
を高速に処理することの可能性を示唆している。

〔発明が解決しようとする課題〕

マイクロプロセッサを利用した機器の性能を向上する方
法としてプログラムの最適化には限度がある。また新た
なハードウェアを付加する場合もユーザーの要求にあわ
せたハードウェアを作成する場合は既存のＬＳＩを組み
合わせるためハードウェアの規模が大きくなったり、ゲ
ートアレイの開発に多大な時間と費用を要するといった
問題点がある。

一方これに論理回路の自動生成の技術を応用することが
考えられるが、現在のところ実用的なシステムはなくマ
イクロプロセッサを拡張するためのハードウェアを生成
するシステムも提案されていない。

本発明の目的はプログラムの一部分からその部分の処理
を高速に実行するハードウェアの論理回路をコプロセッ
サとして自動的に生成する方法を提供することにある。

〔課題を解決するための手段〕

高級言語のコンパイル出力であるアセンブラソースプロ
グラムのうち指示された部分について、プログラムシー
ケンスを解析し、 データリソースを解析し、 データフローグラフを作成し、　　　゛データパス系の
構造を生成し、 データパス系の論理を生成し、 マイクロコードを生成し、 命令デコーダを生成し、 レジスタ及び拡張命令の割当をし、 チップレベルの論理回路を合成することにより、与えら
れたアセンブラソースプログラムから、そのプログラム
と同等の動作を行うハードウェアの論理回路とその論理
回路を動作させる命令セットを自動生成する。

〔作用〕 論理回路で行なう処理は、（１）どのように接続された
演算器やレジスタを、（２）どのような順序で動作させ
るかにより決定される０通常の計算機は（１）が固定で
あるため（２）の部分をプログラムとして用意すること
により与えられた処理を行なうことが出来る。また論理
回路を設計する場合は動作に合わせて演算器やレジスタ
の接続、すなわちデータパス系の論理回路を決定し、さ
らにデータパスの各構成要素の動作を制御する制御系の
論理回路を決定する。制御系の論理回路はマイクロプロ
グラム制御回路（シーケンサ）とマイクロプログラムＲ
ＯＭ及び命令デコーダで構成することができるため、マ
イクロプログラムと命令デコーダの論理回路を決定する
ことにより制御系の論理を決定することができる。

本発明ではコプロセッサと呼ばれるマイクロプロセッサ
の命令を拡張するＬＳＩの論理回路をアセンブラソース
プログラムを解析し、データパス系の論理回路の構成と
制御のためのマイクロプログラム、及び命令デコーダを
自動的に生成する。

さらにコプロセッサとして必要なコプロセッサインタフ
ェース回路、レジスタ群、マイクロプログラムシーケン
サをあらかじめ用意しておきこれらと自動生成した論理
を合成することにより目的の論理回路を得ることができ
る。また、外部からアクセスされるレジスタへ順番にレ
ジスタ転送命令を割り当て、処理を起動する命令を拡張
命令として割り当てることによりコプロセッサとして拡
張された命令の仕様を決定することができる。

・高級言語のコンパイル出力であるアセンブラソースプ
ログラムの指示されたサブルーチンについてアセンブラ
ソースプログラムから「ハードウェアの構成」及び「拡
張された命令セット」を自動生成する方法。

→高級言語を入力としそれをハードウェアにするという
概念（シリコンコンパイラ）は公知。

→命令セットを生成するのも公知。

→将来的には実行頻度が高い部分を自動抽出したいがこ
れも公知。

・生成されるチップは「コプロセッサ」または「専用プ
ロセッサ」である。

→コプロセッサの自動生成という概念も公知。

→「専用プロセッサ」はメモリ空間上にレジスタをマツ
ピングする。

・拡張された命令セットに従ってアセンブラ命令を出力
する拡張コンパイラ。

・詳細な論理回路から「コプロセッサチップ」を作成、
或いはｒＦＰＧＡ用のプログラムコード」を作成。

→これも公知。

（１）生成されたコプロセッサの詳細論理回路から「ゲ
ートアレイ」あるいは「スタンダードセル」方式のＶＬ
ＳＩ製造方法によりコプロセッサのチップを作成する。

（２）生成されたコプロセッサの命令に対応したコード
を発生するコンパイラを用いて高級言語のソースプログ
ラムを再コンパイルする。

（３）コプロセッサに対応するＣＰＵを用いるハードウ
ェア（ＰＣやＷＳ）に（１）で作成したコプロセッサを
搭載し、（２）で作成したプログラムを実行することに
より、元の高級言語プログラムを通常のコンパイラでコ
ンパイルしたオブジェクトプログラムより高速な処理が
可能である。

（効果？）また、対応プログラムはコプロセッサがない
と動作しないため、プログラムのコピー防止に役立つ。

逆に、チップがなくても（オリジナルなプログラムによ
り）動作する。

良く利用されるライブラリ等をコプロセッサ化すること
により特定のプログラムだけでなく、汎用の高速化手段
となる。

ワープロ等の組込用途のＣＰＵとコプロセッサを用いる
ことによりＣＰＵの性能限界を引き上げることができる
。

アセンブラソースプログラムを入力として生成を行うこ
とにより、レジスタや演算器等のＣＰＵの持つリソース
のみを用いるため高級言語から直接ハードウェアを生成
するのに比べて容易にハードウェアを生成できる。

リソースが限定されている。データフローグラフの作成
が容易。

〔実施例〕

以下に本発明の詳細な説明する。第１図は本方式の処理
の手順を示すフローチャートである。

第１図において１０１はコプロセッサ化、するサブルー
チンのアセンブラソースプログラムのファイル、１０２
はファイル１０１を入力する処理、１０３は入力したプ
ログラムの最初と最後にあるサブルーチン呼び出しのた
めの手続きを削除する処理、１０４はアセンブラソース
プログラムで使用されているマイクロプロセッサの機械
語の二一モニツクコードやオペランドの書式を記述した
二一モニツクライブラリのファイル、１０５はプログラ
ムを参照し、二一モニツクライブラリ１０４に記録され
ている分岐命令及びプログラム中のラベルを基にプログ
ラムを分岐の無い命令シーケンスに分割するシーケンス
分割処理、１０６は分割したシーケンスのうち連結可能
なシーケンスを連結し、動作の流れを示すコントロール
フローグラフを作成する処理、１０７はプログラム中の
オペランドと二一モニツクライブラリ１０４を参照し、
レジスタやメモリ上のデータ、すなわちデータリソース
に名前を付けるリソース命名処理、１０８は各シーケン
ス毎にデータリソース間にどのような依存関係があるか
を表すデータフローグラフを作成する処理、１０９はカ
ウンタやシフトレジスタ等の単機能の演算器を割り当て
る命令のバタンを記録したリソース最適化ライブラリの
ファイル、１１０は単機能の演算器を割り当てる演算器
リソース変換処理、１１１はデータフローグラフに基づ
いてデータパス系の論理の構造を生成する処理、１１２
は演算器やレジスタの詳細な論理回路を保持するリソー
ス回路ライブラリのファイル、１１３はリソース回路ラ
イブラリ１１２を参照し、データパス系の論理構造に沿
って詳細な論理回路を生成する処理、１１４はコントロ
ールフローグラフとデータフローグラフに沿って各シー
ケンス内の処理を解析し、データパス系の論理回路を制
御するマイクロコードを生成する処理、１１５はマイク
ロコードのうち同時に実行可能なものを同一ステップで
実行することにより処理ステップ数を削減するマイクロ
コード圧縮処理、１１６はマイクロコードを格納するＲ
ＯＭと生成されたマイクロコードに沿ってデータパス系
の論理回路を制御する信号線である命令デコーダの論理
回路を生成する処理、１１７はコプロセッサインタフェ
ース回路やレジスタ、マイクロプログラム制御回路など
コプロセッサ共通の論理回路を保持する周辺回路ライブ
ラリのファイル、１１８はデータパス系詳細論理生成１
１３と命令デコーダ生成処理１１６で生成された論理回
路と周辺回路ライブラリ１１７に登録されている回路を
合成し、コプロセッサチップ全体の論理回路を生成する
処理、１１９は生成されたコプロセッサチップ全体の詳
細論理回路データのファイル、１２０はデータフローグ
ラフを解析し、外部から参照されるレジスタを抽出し、
それらのレジスタへのデータ転送処理をコプロセッサの
命令として割り付ける処理、１２１はデータパス系の論
理回路を起動するコプロセッサの命令を割り付ける処理
、１２２は生成されたコプロセッサの命令しようを保持
するファイルである。

次に第１図のフローチャートに沿って、実際にアセンブ
ラソースプログラムからコプロセッサチップの論理回路
を生成する処理を説明する。

第２図は入力となるアセンブラソースプログラムである
。このプログラムは第３図に示すプログラムをコンパイ
ルして得られるものである。第２図に示すプログラムは
サブルーチンインタフェース部削除処理１０３によりサ
ブルーチンインタフェース部分が削除される。インタフ
ェース部分は特定の命令列により構成されている。この
処理の結果を第４図に示す、第４図において４０２〜４
０４行と４２１〜４２３行がインタフェース部分である
。

シーケンス分割処理１０５では、二一モニツタライブラ
リ１０４を参照し対象とするマイクロプロセッサの分岐
命令を調べ、アセンブラソースプログラムをラベルの付
いている行と分岐命令の次の行を先頭とする分岐のない
命令のシーケンスに分割する。分割した結果を第５図に
示す。この時、シーケンス先頭にラベルが存在していれ
ば、これをそのシーケンスの名称とし、存在していなけ
れば新たにラベルを発生しシーケンスの名称とする。

第５図では分岐命令が５０８，５１５，５１８行にあり
、ラベルが５０１，５０５，５１３，５１６゜５１９行
にある１分岐命令の次の行にラベルが存在しない５１０
行と先頭の５０２行に新たにラベルＭ％０１２Ｍ％０２
　（５０２，５０９行）を追加し、これをシーケンス名
称とする。

コントロールフローグラフ作成処理１０６ではまず第６
図のように各シーケンスの実行順序関係をグラフで表現
する。このグラフをコントロールフローグラフと呼ぶ、
さらにＭ％０２　（６０４）とＬ％３４　（６０５）の
ように途中に分岐がなく、また他のシーケンスからの分
岐も無い場合は二つのシーケンスを併合する。この時、
先頭の命令シーケンスの名称を併合された命令シーケン
スの名称とする。併合した結果のコントロールフローグ
ラフを第７図に示す。

リソース命名処理１０７ではアセンブラの機械語命令と
オペランドを解析し、オペランドで参照されているデー
タに名称を付ける。このデータをデータリソースと呼ぶ
、データリソースは一般にマイクロプロセッサのレジス
タ、あるいはメモリ上の領域である。第８図の例ではレ
ジスタを示す％ｄｎはＲＲｎ、サブルーチンの引数及び
プログラム内でのみ使用される変数であるｎ（％ｆｐ）
はＲＡｉとＲＬｊで表す、また＆で始まる即値型のデー
タは変換しない。

データフローグラフ作成処理１０８では各命令シーケン
スについてデータリソース間の関連を表すデータフロー
グラフを作成する。あるデータリソースＡにもう一つの
データリソースＢを代入する場合はＢからＡへの有向枝
を設ける、ＡとＢの演算Ｆの結果をＣに代入する場合は
演算の内容を示す節点Ｆを新たに設け、ＡからＦ、Ｂか
らＦ、さらにＦからＣへの有向枝を設ける。比較命令な
どの状態コードを変化させるだけの命令は特別なデータ
リソースであるＣＣ（Ｃｏｎｄｉｔｉｏｎ　Ｃｏｄｅ）
　Ａの枝を設ける。さらにシーケンス間のデータリソー
スの関係も有向枝として表す、データフローグラフの例
を第９図に示す０図中でコントロールフローグラフは点
線で表現されている。

演算器リソース変換処理１１０ではデータフローグラフ
を解析し、不要なデータリソース（作業用のレジスタ、
戻り値を入れるレジスタ）を削除し、簡略化できる演算
器やレジスタにカウンタ、シフタ、アライナ等を導入す
る。また演算もＡ十Ｂ−）Ａの形式から、Ａ＋Ｂ→Ｃの
形式に変更する。

通常、機械語命令ではＡ→Ｂ、Ｂ本Ｃ→Ｂ、Ｂ→Ａとい
う形で八本Ｂ−４０という演算を行なう０通常Ｂはレジ
スタである。これを、Ａ宰Ｃ−＋ｔｅ腸Ｐ、ｔａｍｐ−
＋Ａという形式に書き直す、第９図の例ではシーケンス
９３におけるＲＬ２→ＲＲＩ（９３１）、ＲＲＩＸＲＡ
Ｉ→ＲＲＩ　（９３２）。

ＲＲＩ→ＲＬ２　（９３３）という一連の処理で。

ＲＲｌは作業用に利用されているためこれをｔｅｍｐを
用いることにより省略し、ＲＬ２ＸＲＡ１→ｔ　ａｍｐ
、ｔ　ｅｍｐ−＋ＲＬ２とする。また１を加える処理（
９３４）と０の代入、及び参照しか行なわないＲＬＩを
カウンタｃｏｕｎｔｅｒに変換する。また戻り値を表す
ＲＲＩへの代入は省略する。変換の結果を第１０図に示
す。

データパス系構造生成処理１１１ではデータリソースの
依存関係からデータパス系（レジスタと演算器による構
造）の構造の生成を行う、同一リソースに複数の入力が
ある場合はセレクタを導入する。第１１図は第１０図の
データフローグラフから生成したデータパス系の論理回
路の構成図である。データリソースＲＬ２は１とレジス
タｔｅｍｐの値が入力されるためマルチプレクサ１１０
９が入力部分に挿入されている。

データパス系詳細論理生成処理１１３ではデータパス系
構造生成処理１１１で生成された構造に従い、リソース
回路ライブラリ１１２に登録されているレジスタ、マル
チプレクサ、ＡＬＵ、カウンタ等の詳細論理回路を用い
てデータパス系の論理回路を生成する。第１２図に生成
された論理回路を示す。

マイクロコード生成処理１１４ではデータフローグラフ
を参照し、各シーケンス毎に各リソースの動作状態を調
べてマイクロコードを生成する。

条件分岐は条件算出の次のステップで実行される。

同じリソースに対する演算に順序関係がある場合はその
順序に従い状態を割り当てる。第１３図に割り当てられ
た状態を示す、この例では状態数は６である。

マイクロコード圧縮処理１１５ではマイクロコードの中
の動作の依存関係を調べ、ステップ数を削減するように
マイクロコードを最適化する６例えば［２］〜［５コの
ループの中で［４］で実行されるＲ　Ｌ　２　Ｘ　ＲＡ
　１−＋　ｔ　ｅ　ｍ　Ｐの処理は［２コから［５］の
どこで実行しても構わない、また同じ［４］で実行され
るｉｎｃ　ｃｏｕｎｔｅｒはカウンタｃｏｕｎｔｅｒを
参照している［２］より後［３］〜［５］のどこで実行
しても構わない、処理ステップ数を減らすために早いス
テップで実行するように動作状態を変更すると第１４図
に示すように状態数を５に減らせ、ループを構成する部
分についても１状態減らすことができる。これをデータ
パス系の論理回路の制御信号に対応した実際のマイクロ
コードに変換した結果を第１５図に示す、状態数が５な
のでこれを３ビツトで表現する。１５０６がマイクロコ
ードＲＯＭの内容である。

命令デコーダ生成処理１１６では、生成したマイクロコ
ードとデータパス系の制御論理からマイクロコードを記
憶するマイクロプログラムＲＯＭ（あるいはＰＬＡ）と
命令デコーダを生成する。

第１６図に生成された命令デコーダの論理回路を示す、
デコーダの出力はデコードされた各ステップの動作に対
応した信号線に接続される。信号線が複数のステップで
アクティブになる場合は第１６図１６１５のようにＯＲ
ゲートを介して接続する。

チップレベル合成処理１１８ではあらかじめ用意されて
いるコプロセッサインタフェース回路。

レジスタ、マイクロプログラム制御回路と生成したデー
タパス系の論理回路、制御系の論理回路を組み合わせて
チップ全体の論理回路を合成する。

チップ全体の構成は第１７図のようになる。この図で１
７０４が生成されたチップでそのうちデータパス論理回
路１７ｏ９及びマイクロプログラム＋命令デコーダ１７
０８はアセンブラソースプログラムより得られた回路で
ある。得られた詳細な論理回路をファイル１１９に出力
する。このファイルは生成されたコプロセッサに用いら
れているレジスタやカウンタあるいはゲートなどの機能
論理素子の名称の羅列と各素子の端子間を結ぶ結線情報
の羅列よりなる。

外部参照レジスタ割り付は処理１２０及び、コプロセッ
サ命令割り付は処理１２１では、マイクロプロセッサに
用意されているコプロセッサ用の命令を生成したチップ
に合わせて割り当てる。命令は（１）レジスタ転送、（
２）演算の実行、（３）その他（例外処理等）からなり
、１２０ではデータパス系の入力、出力のレジスタをマ
イクロプロセッサからアクセスできるコプロセッサのレ
ジスタとして割り付け、レジスタ転送命令を割当てる。

さらにマイクロコードのシーケンスを起動する命令をコ
プロセッサの演算命令として割り当てる。

例えば第１８図はコプロセッサ用の命令フォーマットの
一例であるがコプロセッサのレジスタへの書込み命令は
１８１の形式、コプロセッサのレジスタからの読みだし
命令は１８２の形式、演算の実行命令は１８３の形式で
ある。各形式のレジスタ番号フィールドｒｅｇ＃１８１
１及び１８２１にはコプロセッサのレジスタ番号が格納
されるが、ここではＲＡｌをＯ，ＲＡ２を１、ＲＬ２を
２と順に割当てる。実行命令に関しては処理番号フィー
ルドｅｘｅｃ＃１８３１に処理を順に割当てる。

ここでは一つの処理のみ存在するので０を割当てる。

さらに割り当てられたコプロセッサの命令コードと対応
二一モニツクを列記したコプロセッサ命令仕様ファイル
１２２を作成する。

以上の実施例により、アセンブラソースプログラムに記
述された内容と同様の処理を行うコプロセッサの論理回
路を生成することができる。生成されたコプロセッサは
ループの繰返し回数ｎに対して３ｎ＋２クロツクで処理
を行う、一方、第２図に示すアセンブラソースプログラ
ムではサブルーチンインタフェース部分を除いた処理部
分で８ｎ＋３ステツプの処理を行う、仮に１ステツプを
１クロツクで実行した場合でも生成されたコブロセッサ
は２倍以上高速に処理を行うことができる。

第１９図は本発明を用いてコプロセッサを作成する手順
を示す図である。入力となる高級言語プログラム１９０
１をコンパイラ１９ｏ２によりコンパイルし、オブジェ
クトプログラム１９ｏ３を得る。これを実際に目的のマ
イクロプロセッサ１９０４上で動作させ負荷の重い処理
を解析する（１９０５）。この解析結果をもとにコンパ
イラ１９０２のもう一つの出力であるアセンブラソース
プログラム１９０６がらコプロセッサ化するサブルーチ
ンを切り出す（１９０７）。切り出されたサブルーチン
について本発明を用いてコプロセッサの論理回路の生成
を行い（１９０８）チップレベルの詳細論理回路の情報
１９０９とコプロセッサ命令仕様のファイル１９１ｏを
得る。チップレベル詳細論理回路１９０９からコプロセ
ッサのチップを製造（１９１１）Ｌ、、コプロセッサチ
ップ１９１２を得る。またコプロセッサ命令仕様１９１
０を用いて高級言語ソースプログラム１９ｏ１をコンパ
イルしく１９１３）、コプロセッサ対応のオブジェクト
プログラム１９１４を得る。製造されたコプロセッサチ
ップ１９１２とコプロセッサ対応のオブジェクトプログ
ラム１９１４を用いることにより目的のマイクロプロセ
ッサ１９１５でコプロセッサを用いない場合のプログラ
ム１９０３よりも高速な処理を行うことができる。

〔発明の効果〕

以上のように本発明を用いることにより、マイクロプロ
セッサのアセンブラソースプログラムからその動作を高
速に行うコプロセッサの論理回路を得ることができる。

従来、マイクロプロセッサの能力を向上するためのコプ
ロセッサはメーカが用意した製品が存在するのみで、ユ
ーザが希望する仕様のコプロセッサを得ることは回路の
設計に多大な労力を必要とするため困難であったが、本
発明によりこの問題を解決することが可能になる。

【図面の簡単な説明】

第１図は本発明の処理手順を説明するフローチャート、
第２図は本発明の入力データとなるアセンブラソースプ
ログラムの一例、第３図は高級言語により記述したプロ
グラムでこれをコンパイルすることにより第２図の例を
得ることができる、第４図はアセンブラソースプログラ
ム中のサブルーチンインタフェース部分と分岐命令の例
を示す図、第５図はアセンブラソースプログラムを分岐
の無いシーケンスに分割した例、第６図はシーケンスの
実行順を表わしたコントロールフローグラフを表わす図
、第７図は併合可能なシーケンスを併合した結果できた
グラフを表わす図、第８図はアセンブラソースプログラ
ム中のデータリソースに名称を付けた結果を表わす図、
第９図はデータリソース間の関係を表わすデータフロー
グラフ、第１０図は不要なデータリソースを削除し単機
能な演算器を割当てた後のデータフローグラフ、第１１
図はデータフローグラフから生成したデータパス系の論
理の構造を表わす図、第１２図はデータパス系の詳細な
論理回路を表わす図、第１３図はデータパス系の論理を
制御する処理の手順を表わす図、第１４図は圧縮してス
テップ数を減らしたデータパス系の制御処理手順を表わ
す図、第１５図はデータパス系の制御信号とマイクロコ
ードを表わす図、第１６図はマイクロプログラムＲＯＭ
の内容と命令デコーダの論理回路を表わす図、第１７図
は合成されたコプロセッサチップの構成を表わす図、第
１８図はコプロセッサの命令フォーマットの例、第１９
図は本発明を利用する手順を表わす図である。 ９１・・・シーケンスＭ％０１．９２・・・シーケンス
Ｌ％３６．９３・・・シーケンスＭ％ｏ２．９４・・・
シーケンスＬ％３５，１０１・・・アセンブラソースプ
ログラムファイル、１０２・・・アセンブラソースプロ
グラム入力処理、１０３・・・サブルーチンインタフェ
ース部削除処理、１０４・・・二一モニツクライブラリ
ファイル、１０５・・・シーケンス分割処理、１０６・
・・コントロールフローグラフ作成処理、１０７・・・
リソース命名処理、１０８・・・データフローグラフ作
成処理、１０９・・・リソース最適化ライブラリファイ
ル、１１０・・・演算器リソース変換処理、１１１・・
・データパス系構造生成処理、１１２・・・リソース回
路ライブラリファイル、１１３・・・データパス系詳細
論理生成処理、１１４・・・マイクロコード生成処理、
１１５・・・マイクロコード圧縮処理、１１６・・・命
令デコーダ回路生成処理、１１７・・・周辺回路ライブ
ラリファイル、１１８・・・チップレベル合成処理、１
１９・・・チップレベル詳細論理回路ファイル、１２０
・・・外部参照レジスタ割り付は処理、１２１・・・コ
プロセッサ命令割り付は処理、１２２・・・コプロセッ
サ命令仕様ファイル、１８１・・・レジスタ書込み命令
のフォーマット、１８２・・・レジスタ読み出し命令の
フォーマット、１８３・・・演算実行命令フォーマット
、６０１・・・プログラム名称、６０２・・・シーケン
スＭ％０１．６０３・・・シーケンスＬ％３６，６０４
・・・シーケンスＭ％０２．６０５・・・シーケンスＬ
％３４，６０６・・・シーケンスＬ％３５，６０７・・
・シーケンスＬ％３３，９３１・・・代入、９３２・・
・乗算、９３３・・・代入、９３４・・・加算、１１０
１・・・ＣＰＵ側データパス、１１０２・・・カウンタ
、１１０３・・・レジスタＲＡ２．１１０４・・・レジ
スタＲＡＩ、１１０５・・・レジスタＲＬ２．１１０６
・・・コンパレータ、１１０７・・・乗算器、１１０８
・・・レジスタｔ　ｅｍｐ、１１０９・・・マルチプレ
クサ、１１１０・・・カウンタリセット信号。 １１１１・・・カウンタインクリメント信号、１１１２
・・・−Ｍ信号、１１１３・・・レジスタｔ　ｅｍｐロ
ード信号、１１１４・・・レジスタＲＬ２０−ド信号、
１１１５・・・セレクト信号、１５０１・・・カウンタ
リセット信号、１５０２・・・カウンタインクリメント
信号、１５０３・・・レジスタｔ　ｅｍｐロード信号、
１５０４・・・レジスタＲＬ２０−ド信号、１５０５・
・・セレクト信号、１５０６・・・マイクロコード、１
６０１・・・アドレス線、１６ｏ２・・・マイクロプロ
グラムＲＯＭ、１６０３・・・マイクロコード、１６０
４・・・デコーダ、１６０５・・・ＯＲゲート、１６０
６・・・カウンタリセット信号、１６０７・・・レジス
タＲＬ２０−ド信号、１６０８・・・レジスタｔ　ｅｍ
ｐロード信号、１６０９・・・カウンタインクリメント
信号、１６１０・・・セレクト信号、１７ｏ１・・・マ
イクロプロセッサ、１７０２・・・データパス、１７０
３・・・コプロセッサインタフェース信号、１７ｏ４・
・・コプロセッサ、１７０５・・・コプロセッサインタ
フェース回路、１７０６・・・レジスタ群、１７０７・
・・マイクロプログラム制御回路、１７０８・・・マイ
クロプログラム＋命令デコーダ、１７０９・・・データ
パス論理回路、１８１１・・・レジスタ番号フィールド
、１８２１・・・レジスタ番号フィールド、１８３１・
・・処理番号フィールド、１９ｏ１・・・高級言語ソー
スプログラム、１９０２・・・コンパイラ、１９０３・
・・オブジェクトプログラム、１９０４・・・ターゲッ
トマイクロプロセッサ、１９０５・・・処理解析処理、
１９０６・・・アセンブラソースプログラム、１９０７
・・・サブルーチン切り出し処理、１９０８・・・コプ
ロセッサ生成処理、１９０９・・・チップレベル詳細論
理回路ファイル、１９１０・・・コプロセッサ命令仕様
ファイル、１９１１・・・チップ製造、１９１２・・・
コプロセッサチップ、１９１３・・・コンパイラ、１９
１４・・・オブジェクトプログラム、１９１５・・・タ
ーゲットマイクロプロ第１図 第２図 ｂｒ　　　　　　Ｌ％３６ 第３図 ｆａｃ＋　　（ｘ、　　　ｙ） １ｎ電　　ｘ、　　　ｙ： ｉｎｔ　　　１　　ｖａｔ： ｊｏｒ　　（ｉ　　＝Ｏ，ｖａｌ　　＝　　Ｉ；　　ｉ
　　＜　　ｙ；　　ｉ十＋）　　１ｖｓｌ　　ｗ　　ｖ
ａｌ　　　＊　　ｘ：ｒ＠ｔｕｒｎ　　（ｖａｔ　　）
　　：第４図 ４１５　　　　　　　　　　　ａｄｄ　　　　＆ｌ、−
４（％ｆｐ）４１６　　　　　　　　　　　　ｂｒ　　
　　　　Ｌ％３６４１７　　Ｌ％３５二 ４１ｇ　　　　　　　　　　　ｍｏｗ　　、　　−８（
％ｆｐ）、％ｄ。 ４１９　　　　　　　　　　　　ｂｒ　　　　　　Ｌ％
３３５（Ｎ　　　　　ｆａｃｔ： ５０２　　Ｍ％０１： ５０８　　　　　　　　　　　ｂｇ・　　　１％３５５
０９　　Ｍ％０２： ５１４　　　　　　　　　　　ａｄｄ　　　　＆Ｉ、−
４　（％ｆｐ１５１５　　　　　　　　　　　　　ｂｒ
　　　　　　Ｌ％３６５１６　１％３５： ５１７　　　　　　　　　　　ｎｏｖ　　　　−８（％
ｆｐ）、％ｄ０５１８　　　　　　　　　　　　ｂｒ　
　　　　　Ｌ％３３５１９　　　Ｌ９Ａ３３： 第６図 ［１０１ｆａｃｌ ８０２　　Ｍ％０１： １］Ｑ３　　　　　　　　　　　　　　ａｌｒ　　　　
　ＲＬＩ８０４　　　　　　　　　　　　　ｍｏｖ　　
　　　＆Ｉ　　　　ＲＬ２ｇｏｓ　　　Ｌ＠Ａ３ｓ： ８０６　　　　　　　　　　　　　　ｍｏｖ　　　　　
ＲＬＩ　　　ＲＲ＋８０７　　　　　　　　　　　ｃｍ
ｐ　　　　ＲＡＴ　　ＲＡ２８０１１　　　　　　　　
　　　ｂ９・　　　Ｌ％３５８０９　　Ｍ％０２： ８１０　　　　　　　　　　　　　　ｍｏｗ　　　　　
ＲＬ２　　ＲＲ＋８１１　　　　　　　　　　　　　　
ｍｕｔｓ　　　　ＲＡＴ　　　ＲＲ＋８＋２　　　　　
　　　　　　　　ｍｏｖ　　　　　ＲＡＴ　　　ＲＬ２
８１３　　　Ｌ９Ａ３＜： ８１４　　　　　　　　　　　ａｄｄ　　　　＆１　　
　日Ｌ１Ｂ＋５　　　　　　　　　　　　ｂｒ　　　　
　　Ｌ％３６８１６　１％３５： １１１７　　　　　　　　　　　ｍｏｖ　　　　ＲＬ２
　　日Ｒ１８１θ　　　　　　　　　　　ｂｒ　　　　
　　Ｌ％３３８１９　　Ｌ％３３： 第９図 第１０図 第１１図 第１２図 第１３図 第１４図 第１６図 デコーダ 第１７図 第１９図

Claims (1)

1. 【特許請求の範囲】 １、高級言語のコンパイル出力であるアセンブラソース
   プログラムのうち指示された部分について、プログラム
   シーケンスを解析し、データリソースを解析し、データ
   フローグラフを作成し、データパス系の構造を生成し、
   データパス系の論理を生成し、マイクロコードを生成し
   、命令デコーダを生成し、レジスタ及び拡張命令の割当
   をし、チップレベルの論理回路を合成することにより、
   与えられたアセンブラソースプログラムから、そのプロ
   グラムと同等の動作を行うハードウェアの論理回路とそ
   の論理回路を動作させる命令セットを生成することを特
   徴とするコプロセッサ論理回路自動生成方法。 ２、特許請求の範囲第１項記載の方法を行なう前に、プ
   ログラム中の実行頻度の高い部分を自動的に解析、抽出
   し、これを入力としてそのプログラムと同等の動作を行
   うハードウェアの論理回路とその論理回路を動作させる
   命令セットを生成することを特徴とするコプロセッサ論
   理回路自動生成方法。