JPH04177736A - 絶縁ゲイト型半導体装置の作製方法 - Google Patents

絶縁ゲイト型半導体装置の作製方法

Info

Publication number
JPH04177736A
JPH04177736A JP2305529A JP30552990A JPH04177736A JP H04177736 A JPH04177736 A JP H04177736A JP 2305529 A JP2305529 A JP 2305529A JP 30552990 A JP30552990 A JP 30552990A JP H04177736 A JPH04177736 A JP H04177736A
Authority
JP
Japan
Prior art keywords
film
semiconductor
sputtering
reaction chamber
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2305529A
Other languages
English (en)
Other versions
JP3054187B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Kouyuu Chiyou
宏勇 張
Takeshi Fukada
武 深田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2305529A priority Critical patent/JP3054187B2/ja
Priority to TW080107165A priority patent/TW237562B/zh
Priority to KR1019910007795A priority patent/KR940003380B1/ko
Priority to EP19910310362 priority patent/EP0485233A3/en
Publication of JPH04177736A publication Critical patent/JPH04177736A/ja
Priority to KR1019940017975A priority patent/KR960011105B1/ko
Priority to US08/310,364 priority patent/US6177302B1/en
Priority to KR1019960000484A priority patent/KR960007720B1/ko
Priority to US08/677,331 priority patent/US6261877B1/en
Priority to JP31646099A priority patent/JP3614331B2/ja
Application granted granted Critical
Publication of JP3054187B2 publication Critical patent/JP3054187B2/ja
Priority to US09/877,059 priority patent/US6566175B2/en
Priority to US10/401,891 priority patent/US7507615B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【発明の利用分野】
本発明は量産性の高い形成方法により作製された半導体
層を用いた半導体装置の作製方法に関するものである。
【従来の技術】
従来、多結晶半導体装置は、減圧CVDによって550
℃〜900℃の温度範囲で形成することにより多結晶半
導体膜を得て、この多結晶半導体膜を用いて作製されて
いた。 最近、大面積の液晶デイスプレー等か開発されるように
なり、大面積基板上にも多結晶半導体装置を形成する必
要が生じてきた。 減圧CVD法により直接大面積基板」−に多結晶半導体
層を形成することは反応温度の問題より、多くの困難を
有し、通常は非単結晶半導体膜を形成した後に結晶化処
理を施して、大面積基板上に多結晶半導体層を形成して
いた。 減圧CVD法によって非単結晶半導体膜を得る場合、大
面積基板に均一に成膜するのは困難であるという問題か
ある。 またプラズマCVD法によって非単結晶半導体膜を得る
場合その成膜工程に時間かかかり、大面積基板上での膜
厚の均一性が取りにくいという問題かあった。 この様な問題を解決する手段としてはスパッタ法を用い
る方法かある。 特にマグネI・ロン型スパッタ法は′ イ)電子か磁場でターゲット付近に閉じ込められ高エネ
ルギー電子による基板表面への損傷か抑えられる。 口)低温で大面積にわたり高速成膜てきる。 ハ)危険なガスを使用しないので、安全性と工業性が高
い。 などの利点かある。 しかし、スパッタ法によって得た半導体膜にはマイクロ
構造、すなわち珪素原子の存在に偏りかあり熱結晶化処
理か困難であることか知られている。
【発明の目的】
本発明はこのような問題点を解決し、より低温にて熱結
晶化可能な半導体膜を利用した半導体装置をより効果的
に作製する方法を提供するものである。
【発明の構成】
本発明は、水素または水素を含有した不活性気体雰囲気
rp(こより基板上へのスパッタ法による半導体膜の成
膜工程と、前記スパッタ法によって得た半導体膜形成の
前または後に酸素または酸素を含有した不活性気体の雰
囲気によりスパッタ法により酸化珪素膜を形成し、その
各々の膜を専用の反応室で形成することを特徴とし、か
つこれらの膜の形成順序を特定することなく任意に同一
装置内にて連続して形成することがてることをQ、i”
 6Xどするものである。 この各々の膜を専用の反応室にて形成することにより半
導体膜中における酸素蚤を7 X 10110l9”以
下、最も好ましくはI X 1019cm’−3以下と
することを特徴とするものであります。 また前記半導体膜の一部をチャネル形成領域として構成
する手法の一例として、水素または水素を含有した不活
性気体雰囲気中によるスパッタで得られた非晶質性(ア
モルファスまたは極めてそ状態に近い)半導体膜(以下
Si膜という)を450℃〜700℃代表的には600
℃の温度を半導体膜に与えて少なくともチャネル形成領
域を結晶化させることにより本発明の絶縁ゲイト型半導
体装置用の活性層は得られる。 従来、水素を添加したスパッタ法によって得られたa−
3i (アモルファスシリコン)膜を用いて薄膜トラン
ジスタを作製する例が知られているか、その電気的特性
は低いことが知られている。 そこで、一般的には水素を添加しないスパッタ= 5− 法によってa−3i膜を得ている。 しかしなから本発明者は、スパッタ法において水素を添
加することで、成膜されるa−3i膜中にマイクロ構造
か出来るのを防止することができ、このa−3i膜を4
50℃〜700℃好ましは600℃以下の低い温度て熱
結晶化できることをつきとめた。 この結晶化の後の半導体膜は平均の結晶粒径か5〜40
0人程度て程度、かつ半導体膜中に存在する水素含有量
は5原子%以下である。また、この結晶性を持つ半導体
膜は格子歪みを有しておりミクロに各結晶粒の界面か互
いに強く密接し、結晶粒界でのキャリアに対するバリア
を消滅させる効果を持つ。このため、単に格子歪みの無
い多結晶の結晶粒界では、酸素等の不純物原子か偏析し
障壁(バリア)を構成しキャリアの移動を阻害するか、
本発明のように半導体膜を専用のスパッタ反応室で形成
すると膜中に存在する酸素の量が7×1019cm−3
好ましくはIXIO19cm−”以下という非常に少な
い量まで減らすことができ、さらに形成された半導体膜
は、格子歪みを有しているのでハリアが形成されないか
又はその存在が無視てきる程度であるため、その電子の
移動度も50〜300cnr/V・Sと非常に良好な特
性を有していた。 また、プラズマCVD法により得られた半導体膜はアモ
ルファス成分の存在割合か多く、そのアモルファス成分
の部分か自然酸化され内部まで酸化膜か形成される、一
方スバッタ膜は緻密であり自然酸化が半導体膜の内部に
まで進行せず、表面のごく近傍付近しか酸化されない、
この緻密さ故に格子歪みを持つ結晶粒子同士がお互いに
強く押し合うことになり、結晶粒界面付近でキャリアに
対するエネルギーバリアか形成されないという特徴を持
つ。 本発明は、このようなスパッタ法により形成された半導
体膜の持つ優れた特性を積極的に利用し絶縁ゲイl−型
半導体装置の作製法を提供するものであり、そのために
個々の膜を専用のスパッタ反応室で作製するものであり
ます。 このスパッタ法により形成された酸化珪素膜は、基板]
二の絶縁膜またはゲイ1〜絶縁膜として、利用でき、さ
らに半導体膜は活性層または不純物層さらにゲイト電極
として利用することができる。 このように、本発明法によると、絶縁ケイト型半導体装
置に最小限度必要な部分をすへてスパッタ法で作製する
ことかできる。このため第1図(D)に示されるような
絶縁ゲイト型半導体装置において、活性層の下側(18
)すなわち下地絶縁膜との接触部分か一部酸化され、S
iOxの状態となり、この部分での電気的な特性が若干
悪くなる。これによりこの部分に、バックチャネルか発
生することができす、逆方向リーク電流を少なくするこ
とかできるという特徴を持つ。このことは、この半導体
装置をCuO2として利用するときに非常に有効であり
オフ電流の減少におおきな効果を示す。 さらにまた、スパッタ法により形成された半導体膜であ
るのでその粒径は熱結晶化の後で、5〜400人代表的
には50〜200人であり、このように粒径か小さいの
てこの部分ての逆方向リークをN”−I(P”−I)接
合で小さくすることができる。 又、半導体膜を酸化珪素膜ではさんだ状態に、連続的に
形成した後、半導体膜を熱結晶化すると上下の、酸化珪
素膜により珪素の粒径かおさえられ5〜300人好まし
くは50〜200人とすることかできる。 以下に実施例を示し本発明を説明する。
【実施例1】 本実施例は、第2図(A)にその概略を示したようなマ
ルチチャンバー型のマグネトロン型RFスパッタ装置に
よって作製したSi膜を熱結晶化させ結晶性を持つ珪素
半導体層を得、この珪素半導体層を使用して薄膜l・ラ
ンジスタを作製した例である。 このマルチチャンバー型のスパッタ装置は第2図に示す
ように予備室(1)と酸化珪素用反応室(3)と半導体
膜用反応室(4)が第2酸化用反応室(5)。 基板取り出し室(6)ゲート弁(7)に仕切られて接続
されており、各々の室は完全に独立して排気及び気体の
導入等か行なえるシステムとなっている。 この排気系としてはロータリーポンプとターボ分子ポン
プを直列に接続した反応及び低真空用排気系とさらにク
ライオポンプを接続した高真空tJl気系の2系統を備
えており、背圧としてlXl0−7Paまて排気てきる
。 また各々の部屋に基板をローディングする際には、その
間を仕切るケート弁の開閉を行なった後となるか、この
開閉の際には画室の圧力差を少なくし、かつ画室の雰囲
気ガスをそろえた後に行なう。これにより、不要な不純
物等の混入を極力低減することかてきる。 また、スパッタ用のターゲット近傍に設けられた磁界供
給手段は外部からのコントロール(例えば印加電力量ま
たはターケラトどの距離等の可変)によりその強さを可
変できるものとした。 このスパッタ装置の基板取り出し室(6)には半導体膜
の熱処理が可能なように加熱手段と雰囲気ガス供給手段
か設けられており基板を装置外に取り出さなくても半導
体膜の熱結晶化が可能である。 第1図に本実施例において作製した薄膜l・ランジスタ
作製工程を示す。 まず、ガラス基板(II)10枚/カセットをゲイト弁
(7)より予備室(1)にセラl−L、、このうち1枚
を= 10− 酸化珪素膜形成用反応室(3)にローディングした。 ガラス基板(11)J−に5102膜(12)を以ドの
条件においてマクネトロン型RFスパッタ法により20
0nmの厚さに形成した。 02 100%雰囲気 成膜温度 150℃ RF 813.56NHz)出力 400W圧力 0.
5Pa 単結晶シリコンをターケラ1〜に使用 この下地の酸化珪素膜中にハロゲン元素を添加して、基
板より出るアルカリ系金属元素を防止する効果をより高
くすることも有効であった。 この膜の形成後反応室を高真空に排気後ケーI・弁を開
閉し、基板を半導体膜用反応室(4)に基板を移した後
、チャネル形成領域となるS1膜(13)を1100n
の厚さに成膜する。 この際に、背圧をI X 1O−7Pa以下とし、排気
はターボ分子ポンプとクライオポンプとを用いた。 供給する気体の量は5 N (99,999%)以」−
の純度を有し、添加気体としては必要に応して用いるア
ルゴン4N以上を有せしめた。ターゲットの単結晶シリ
コンも5 X 1018cm″3以下の酸素濃度、例え
ば1×l018cm”3の酸素濃度とし、形成される被
膜中の不純物としての酸素をきわめて少なくした。 成膜条件は、不活性気体であるアルコンと水素雰囲気下
において、 It、/(lI2+Ar)=80% (分圧比)成膜温
度 150℃ RF(13,56Mt(z)出力 400W全圧力 0
.5Pa とし、ターゲットは単結晶Siターゲットを用いた。 次に基板を酸化珪素専用の反応室(5)に移動してゲイ
ト酸化膜(S102XI5)を1100nの厚さにマク
ネトロン型RFスパッタ法により以下の条件て成膜した
。このケイト絶縁膜形成前に水素100%雰囲気で基板
側にバイアスを加えて、半導体(13)の表面をプラズ
マ水素クリーニングした。 ゲイト絶縁膜の作成条件は 酸素 95体積%  NF35体積9石圧力0.5pa 成膜温度100℃ RF(13,561i(t(z)出力400Wこのゲー
ト酸化膜の作成に際して不活性気体に対して酸素の割合
を多くもっとも好ましくは100%酸素でスパッタを行
なうとゲイト絶縁膜の界面準位密度をさげることかでき
非常に特性のよいトランジスタを実現できる。 また本実施例においては反応中にNF3を反応用気体の
一部として、添加したので、ゲイト絶縁膜中にフッ素が
添加されている。これにより、膜中の珪素の不対結合手
と中和させ、膜中の固定電荷の発生原因を除去すること
ができた。 この後、基板(11)を基板取り出し室(6)に移動し
ここて450℃〜700℃の温度範囲特に600℃の温
度で10時間の時間をかけ水素または不活性気体中、本
実施例においては窒素100%雰囲気中においてSi膜
(13)の熱結晶化を行い、結晶性の高い珪素半導体膜
(セミアモルファス又はセミクリスタル)を作製した。 かかる方法にて形成されたアモルファスシリコン膜およ
び熱処理により結晶化後の被膜中の不純物純度をSIM
S(二次イオン等量分析)法により調へた。すると成膜
中の不純物濃度のうぢ、酸素8X 10” cm−’、
炭素3 X1016cm−”であった。また水素は6 
x 10”0cm−3を有し、珪素の密度を4〉ぐ10
22cm−’とすると、1原子%に相当する量であった
。 これらをターゲットの単結晶シリコンの酸素濃度l X
 1018cm−3を基準として調へた。またこのSI
MS分析は成膜後被膜の深さ方向の分布(デプスプロフ
ィル)を調へ、その最小値を基準とした。なせなら表面
は大気との自然酸化した酸化珪素かあるからである。こ
れらの値は結晶化処理後であっても特に大きな変化はな
く、酸素の不純物濃度は8X 10’ 8cF3てあっ
た。この実施例において、酸素を念のために増やし、例
えはN20を0. Ice/sec、] cc/sec
と添加してみた。すると結晶化後の酸素濃度はI X 
102102O’、4 X 1.0”00m−’と多く
なった。 しかしかかる被膜を用いた時、同時に、結晶化に必要な
温度を700℃以上にするか、または結晶化時間を少な
くとも5倍以−Lにすることによって、初めて結晶化か
できた。即ち]−業的に基板のガラスの軟化温度を考慮
すると、700℃以下好ましくは600℃以下での処理
は重要であり、またより結晶化に必要な時間を少なくす
ることも重要である。 しかし酸素濃度等の不純物をとのように少なくシフても
、450℃以下では熱アニールによるa−3i半導体の
結晶化は実験的には不可能であった。 また本発明においては、もしかかる商品1ε1のスパッ
タ装置を用いた結果として、装置からのリーク等により
成膜中の酸素濃度かl X 1020cm−”またはそ
れ以上となった場合は、かかる本発明の特性を期待する
ことかできない。 かくの如くにして7 X 10110l9”以下の酸素
濃度であること、および熱処理温度か450〜700℃
であることが決められた。 この半導体膜は第6図に示すレーザラマン分析のデータ
よりわかるように、結晶の存在を示すピークの位置が、
通常の単結晶シリコンのピークの位置に比へて、低波数
側にシフトシており、格子歪みの存在をうらずけていた
。 また、本実施例においてはシリコン半導体を使用して本
発明の説明をおこなっているか、ゲルマニウム半導体や
シリコンとゲルマニウムの混在した半導体をしようする
ことも可能であり、その際には熱結晶化の際に加える温
度を100℃程度さげることが可能であった。 次に、基板をこの装置より取り出しこの熱結晶化させた
珪素半導体膜に対してデバイス分離パターニングを行い
第1図(A)の形状を得、この半導体膜の一部を絶縁ゲ
イト型半導体装置のチャネル形成領域として構成させた
。 さらにもう−度パターニングして、不純物領域電極用の
コンタクトホールをあけて、第1図(B)に示すような
構造とした。 次にこの基板上に減圧CVD法にて、リンが混入された
半導体層を全面に形成する。この後所定のマスクパター
ンを使用してフォトリソ加工を行ないこのリンが混入さ
れた半導体膜をゲイト電極(20)及び不純物領域用電
極(16)、 (16’ )として形成した。第1図(
C) この電極を減圧CVD法にて作成することにより下地の
ケイト絶縁膜を損傷せず、良好な特性を君することかで
きる。 このゲイト電極はドープされた半導体層に限定されるこ
となくその他の材料を使用可能である。 さらに、この半導体材料電極上に金属等の電極を積層し
た構造としてもよい。 次にこのケイト電極12υまたはケイ1〜電極輯O)を
エツチングする際に使用したレジスパターン等をマスク
として、セルファラインに不純物領域(111)及び(
14’)をイオン打ち込み技術を使用して形成した。第
1図(D)この後、水素雰囲気下400℃て熱アニール
を15分行ない活性化した。 これにより、ゲイト電極(20)の下の半導体層は絶縁
ゲイト型半導体装置のチャネル領域として、構成された
。 次にこれらの全て上面を覆って絶縁膜(17)を形成し
、第1図(E)の状態を得て、絶縁ケイト型半導体装置
を完成させた。 本実施例の場合、チャネル領域を形成する半導体層とソ
ース、ドレインの半導体層とか同一物で構成されており
、工程の簡略化をはかれる。また同じ半導体層を使用し
ているため、ソース、ドレインの半導体層も結晶性を持
ち、キャリアの移動度が高いのでより良い電気的特性を
持つ絶縁ゲイト型半導体装置を実現することができた。 以上か本実施例において作製した熱結晶珪素半導体層を
用いた薄膜トランジスタの作製方法であるが、比較の為
にチャンネル形成領域である第1図(A)のSi層(1
3)をマグネトロン型RFスパッタ法により成膜する際
の条件である水素の濃度を変化させた参考例を4例を以
下にその示す。 (参考例1) 本参考例は実施例1の作製法においてチャンネル形成領
域となる第1図(A)の(13)を作製する際のスパッ
タ時における雰囲気の分圧比をH2/(H2+Ar) 
” 0%(分圧比)とし、他は実施例1と同様な方法に
よって作製したものである。この時の酸素濃度は2 X
 1020cm−3てあった。 −18= (参考例2) 本参考例は実施例1の作製法においてチャンネル形成領
域となる第1図(A)の(13)を作製する際のスパッ
タ時における雰囲気の分圧比をH9/(H□4−Ar)
=20% (分圧比)とし、他は実施例1と同様な方法
によって作製したものである。この時の酸素濃度は7X
10”cm−3であった。 (参考例3) 本例は実施例1の作製法においてチャンネル形成領域と
なる第1図(A)の(13)を作製する際のスパッタ時
における雰囲気の分圧比を H2/(H2+Ar)=50% (分圧比)とし、他は
実施例1と同様な方法によって作製したものである。こ
の時の酸素濃度は3 X 10”cm−’であった。 (参考例4) 本参考例は実施例1の作製法においてチャンネル形成領
域となる第1図(A)の(I3)を作製する際のスパッ
タ時における雰囲気の分圧比をH2/ (H2→Ar)
 = 70% (分圧比)とし、他は実施例1と同様な
方法によって作製したものである。この時の酸素濃度は
I Xl019C111−3であった。 以下上記記載例の電気的特性を比較した結果を示す。 第4図は完成した前記実施例1及び参考例1〜5のチャ
ンネル部におけるキャリアの移動度μ(FIELD M
OBILITY)とスパッタ時における水素分圧比比(
P++/PtotA−82/(H2+Ar))の関係を
グラフ化したものである。 第4図におけるプロット点と前記各側との対応関係を以
下に第1表として示す。 第1表 第4図によれば水素分圧20%以上において顕著に高い
移動度μ(FIELD MOBll、ITY)が得られ
ていることかわかる。 第5図はしきい値電圧とスパッタ時における水素分圧比
(P++/PtoTxt、= H2/(H2+Ar))
の関係をグラフ化したものである。 水素分圧比(P、/P□。−AL−H2/(H□+Ar
))と前記各例番号の対応関係は表1の場合と同しであ
る。 しきい値電圧が低いはと薄膜トランジスタを動作させる
動作電圧すなわちゲート電圧か低くてよいことになり、
デバイスとしての良好な特性か得られることを考えると
第5図の結果は、水素の分圧比の高い条件のスパッタ法
によって、スレッシュボールド電圧8■以下のノーマリ
オフの状態をえることかできる。すなわぢ、チャンネル
形成領域となる第1図(A)の(13)に示されるS1
膜を得て、このSi膜を熱結晶化させることによって青
られる結晶性を持つ半導体層を用いたデバイスは良好な
電気的特性を示すことかわかる。 また第5図によると水素分圧比が高い方かしきい値電圧
が低くなっていることがわかる。このことより前記各側
におけるチャンネル形成領域となるa−3i膜のスパッ
タ法による作製時において、水素の分圧比を高くすると
デバイスの電気的特性が高くなっていく傾向があること
がわかる。 本願発明に用いられるセミアモルファスまたはセミクリ
スタル半導体について、そのメカニズムを略記する。 すなわちスパッタ法において単結晶のシリコン半導体を
ターゲットとじ、水素とアルゴンとの混合気体でスパッ
タをすると、アルゴンの重い原子のスパッタ(衝撃)に
よりターゲットからは原子状のシリコンも離れ、被形成
面を有する基板上に飛しょうするが、同時に数十〜数十
五個の原子か固まった塊かクラスタとしてターゲットか
ら離れ、被形成面に飛しょうする。 この飛しょう中は、水素かこのクラスタの外周辺の珪素
の不対結合手と結合し、被形成面」二に秩序性の比較的
高い領域として作られる。 すなわち、被膜形成面上には秩序性の高い、かつ周辺に
5i−H結合を有するクラスタと純粋のアモルファス珪
素との混合物とする。これを450″C〜700℃の非
酸化性気体中ての熱処理により、クラスタの外周辺の5
i−H結合は他の5i−If結合と反応し、5i−3i
結合を作る。 しかし、この結合はお互い引っばりあうと同時に、秩序
性の高いクラスタはより高い秩序性の高い状態、すなわ
ち結晶化に相を移そうとする。しかし隣合ったクラスタ
間は、互いに結合した5i−81かそれぞれのクラスタ
間を引っばりあう。その結果は、結晶は格子歪を持ちレ
ーザラマンでの結晶ピークは単結晶の520cm−’よ
り低波数側にずれて測定される。 また、このクラスタ間の5i−3i結合は互いのクラス
タをアンカリング(連結)するため、各クラスタでのエ
ネルギバンドはこのアンカリンクの個所を経て互いに電
気的に連結しあえる。そのため結晶粒界がキャリアのバ
リアとして働く多結晶シリコンとは根本的に異なり、ギ
ヤリア移動度も10〜200cm2/V Secを得る
ことかできる。 つまり本発明の如く、かるる定義に基つくセミアモルフ
ァスまたはセミクリスタルは見掛は上結晶性を持ちなか
らも、電気的には結晶粒界か実質的にない状態を予想で
きる。 もちろん、アニール温度かシリコン半導体の場合の45
0℃〜700℃という中温アニールてはなく、1000
℃またはそれ以上の結晶成長をともなう結晶化をさせる
時はこの結晶成長により、膜中の酸素等が粒界に析出し
、バリアを作ってしまう。これは、単結晶と同じ結晶と
粒界のある材料である。 またこの半導体におけるクラスタ間のアンカリングの程
度を大きくすると、よりギヤリア移動度は大きくなる。 このためにはこの膜中にある酸素量を前述の実施例のよ
うに、2 X 10” cm−3ではなく 7 x 1
0110l9’好ましくはI X 10” cm−3以
下にすると、さらに600℃よりも低い温度で結晶化か
できるに加えて、高いキャリア移動度を得ることかでき
る。 第6図は本発明の前記参考例1.2.3.4のチャンネ
ル形成領域となるSi膜(13)を作製する際のスパッ
タ時における水素の分圧比を0%、2006.50%と
した場合において、このa−3i膜を熱結晶化させた結
晶性を持つ珪素半溝体層のラマンスペクトルを示したも
のである。第6図に表された表示記号と例番号およびス
パッタ時の水素分圧比との関係を第2表に示す。 第2表 第6図を見ると曲線(61)に比較して曲線(62)、
すなわちチャンネル形成領域となる81半導体層を作製
する際のスパッタ時における水素の分圧比か0%の場合
と20%の場合を比較すると、熱結晶化させた場合スパ
ッタ時における水素の分圧比か20%の場合のラマンス
ペクトルは顕著にその半導体シリコンの結晶性が表れて
いることかわかる。 またその平均の結晶粒径は半値幅より5〜/100人代
表的には50〜300人である。そしてラマンスベクト
ルのピークの位置は単結晶シリコンのピークの位置であ
る520cm−’よりも低波数側にすれており、明らか
に格子歪を有していた。 このことは本発明の特徴を顕著に示している。 すなわち水素を添加したスパッタ法によるSi膜の作製
の効果は、そのS1膜を熱結晶化させて初めて現れるも
のであるということである。 このように、格子歪みを有していると微結晶粒の各々が
お互いに無理に縮んだ状態となっているので、お互いの
結晶粒界での密接か強くなり、結晶粒界部分でのキャリ
アに対するエネルギーバリアも存在せず、かつ酸素等の
不純物の偏析も発生しにくくなり、結果として、高いキ
ャリアの移動度を実現することか可能となる。 本発明でいう粒径とは、作製された半導体膜をレーザラ
マン分光分析を行なった際に得られるラマンスペクトル
によって計算される数値を用いて示すものであり、実際
の膜中に粒界か存在するかどうか不明であり、むしろ前
述のように、粒界か存在しないと予想される。 この半導体膜の結晶の粒径を可変する方法としては、ス
パッタ成膜時に、加えるRFパワーを可変する方法か考
えらる。 その他の方法どしてターゲット近傍に設置されている磁
界供給手段の磁界の強さを変化させてもよい。例えは、
磁界供給手段が電磁石の場合、コイルに流す電流を多く
して磁界を強くすると、基板上に形成される半導体膜の
粒径を大きくすることかできる。又、その逆も可能であ
る。 また本発明の効果を示すデータとして以下に第3表を示
す。 第3表 第3表において、水素分圧比というのは本実施例におけ
るチャンネル形成領域となるSi膜(第1図(A)の(
13))をマクネトロン型RPスパッタ法によって作製
する際における条件である。 S値というのは、デバイスの特性を示すゲート電圧(V
G)とドレイン電流(ID)の関係を示すグラフにおけ
る曲線の立ち上かり部分の[d(ID)/d(VG) 
]−’の値の最小値であり、この値か小さい程(VG−
ID)特性を示す曲線の傾きの鋭さか大きく、デバイス
の電気的特性が高いことを示す。 VTはしきい値電圧を示す。 μはキャリアの移動度を示し単位は(c+++2/V・
S)である。 on10ff特性というのは、前記(VG−ID)特性
を示す曲線におけるVG=30ボルトにおけるIDの値
とIDの最小値との比の対数値である。 この第3表より、総合的にみてより高性能な半導体装置
を本発明の方法で得るには、上記水素分圧比か80%以
」二の条件を採用するのか適当であることがわかる。 本実施例においては下地の酸化珪素膜と半導体膜とを専
用の反応室にて、連続的に形成したか特にこの場合に限
定されることはなく、作製する半導体装置の構造にもよ
るが半導体膜とゲイト絶縁膜とケイ1〜電極等を専用の
反応室で連続的に形成することも本発明の技術思想の範
囲内であることは明らかである。
【実施例2】 本実施例においては、第3図に示された構造の絶縁ゲイ
ト型半導体装置を示す。 絶縁基板上に酸化珪素膜をコートすることは実施例1と
同じであるか、本実施例においては、チャネル領域を構
成する半導体層の作製の前にゲイト絶縁膜の形成を終え
る作製方法を示している。 絶縁膜(1りの上にスパッタ法により金属モリブデンを
厚さ3000人に形成し、所定のパターンニンクをして
、ゲイト電極(20)を形成した。 次に第2図(B)のマルチチャンバー型スパッタ装置を
用いて、ゲート酸化膜(SiO7X15)を]OOnm
の厚さにマグネトロン型RFスパッタ法により以下の条
件で成膜した。 酸化雰囲気 100% = 29− 圧力 0.5pa 成膜温度 100℃ RF(13,56MHz)出力4001’/シリコンタ
ーゲツI・または合成石英のターゲットを使用した。こ
の酸化膜の作成に際して不活性気体に対して酸素の割合
を多くもっとも好ましくは100%酸素でスパッタを行
なうとゲイト絶縁膜の界面準位密度を下げることができ
、非常に特性のよいトランジスタを実現できる。 次に基板を半導体膜専用の反応室(4)に移動させてこ
の酸化珪素膜の上にチャンネル形成領域となる計81膜
(13)を1100nの厚さに成膜する。 成膜条件は、不活性気体であるアルゴンと水素雰囲気下
において、 H2/(L+Ar)−so% (分圧比)成膜温度 1
50℃ RF(13,56Mt(z)出力 400W全圧力 0
.5Pa とし、ターゲットはSiターゲットを用いた。 この後、半導体膜の成膜を終えた基板を反応室より取り
出し、基板を装置の外に出さす基板通過室(2)にて4
50℃〜700’Cの温度範囲特に600℃の温度で1
0時間の時間をかけ水素または不活性気体中、本実施例
においては窒素100%雰囲気中においてa−3i膜(
13)の熱結晶化を行い、結晶性の高い珪素半導体層を
作製した。この時同時に新たに基板を予備室より酸化珪
素膜専用の反応室(3)に移動させて、前述の条件でゲ
イト絶縁膜を作製した。 このような方法により形成された半導体膜中に存在する
酸素不純物の量はS IMS分析によりIXI019c
m−”、炭素は4 Xl018cm−3であり、水素の
含有量は5%以下であった。これによりゲイト電極(2
0)の上にチャネル領域(22)を構成させることがで
きた。この熱処理の間に後からゲイト絶縁膜作製の為に
酸化珪素用の反応室に導入された基板を基板通過室をへ
て、半導体膜用反応室(4)に移動させ、同じ条件で半
導体膜の形成をこなった。 次に熱処理の終わった基板を通過室からN型半導体膜形
成用反応室(9)に移動した後、n“a−8i膜(14
)を以下に示す条件でマグネ1〜ロン型RFスパツタ法
により50nmの厚さに成膜した。また同時に半導体膜
の形成が終了した基板を基板通過室にて熱処理し同時に
新たな基板をゲイト絶縁膜用反応室に導入し以後は同様
にして複数の処理を同時に行なった。 成膜条件は、水素分圧比10〜99%以上(本実施例で
は80%)、アルゴン分圧比10〜99%(本実施例で
は1996)の雰囲気中において、 成膜温度 150℃ RF(13,56MHz)出力 400W全圧力 0.
5Pa でありターゲットとしてリンをドープした単結晶シリコ
ンを使用した。 次にこの半導体層(14)の上にソース、ドレイン用の
電極のためのアルミニウム膜を形成し、パターニングを
施し、ソース、ドレインの不純物領域(14)(14’
 )およびソース、トルインの電極(16)、 (16
′)を形成して、半導体装置を完成した。 本実施例においては、チャネル形成領域の半導体膜形成
前にゲイト絶縁膜か形成されているので、熱結晶化の処
理の際に、ケイト絶縁膜とチャネル領域の界面付近か適
度に熱アニールされ、界面塾位密度をさげることかでき
るという特徴を持つ。 また、各々の膜の形成時には背圧を1×10″6Pa以
下としかつ排気針をターボ分子ポンプとクライオポンプ
とを組み合わせているので、オイルフリーな不純物の少
ない状態で膜形成を行える。 本実施例における活性層(13)中の酸素不純物量は]
 X1019cm−3であり、その移動度μは40.8
であった。 なお、本実施例等においては熱結晶化させる半導体層と
してa−3i膜を用いたか、本発明は他の非単結晶半導
体を熱結晶化させる場合においても有効であることはい
うまでもない。 また上記スパッタ時における不活性気体としてはArを
用いたか、その他の気体としてHeなどの/)ロゲン気
体、または3i1L、Si、Hsなとの反応性気体をプ
ラズマ化させたものを用いても良い。また、本実施例の
マグネ1〜ロン型RFスパツタ法によるa−8i膜の成
膜において、水素濃度は5〜+0096、成膜温度は5
0〜500℃の範囲、RP小出力500Hz −100
GHzの範囲において、IW〜IOMWの範囲て任意に
選ぶことができ、またパルスエネルギー発信源と組み合
わせてもよい。 さらに強力な光照射(波長11000n以下)エネルギ
ーや、電子サイクロトロン共鳴(ECR)条件を使用す
ることによって、より水素を高プラズマ化させてスパッ
タリングを行ってもよい。 これは、水素という軽い原子をよりプラズマ化させスパ
ッタリングに必要な正イオンを効率よく生成させてスパ
ッタによって成膜される膜中のマイクロ構造、本実施例
の場合においてはa−3i膜中のマイクロ構造の発生を
防止するためである。 また前記能の反応性気体を上記の手段に応用してもよい
。 本実施例は非晶質性の半導体膜を単にa−3i膜として
記載した。これは通常はシリコン半導体を示しているか
、その他にゲルマニウムまたはシリコンとゲルマニウム
の混合Si、Ge+イ(0<X<1)であってもよい。 また、本発明の構成はスタガード型、コプレナー型、逆
スタガード型、逆コプレナー型の絶縁ゲイト型電界効果
トランジスタに適用できることはいうまでもない。 [発明の効果] 本発明の構成をとることによって、工業的に有用なスパ
ッタ法により得られた非単結晶半導体を熱結晶化させる
ことによって結晶性を持つ半導体を得る工程において問
題となる熱結晶化困難の問題を解決することができ、し
かもこの結晶性を持つ半導体層を用いて高性能な薄膜l
・ランジスタを作製することかできた。 また、本発明法によると、絶縁ケイト型半導体装置に最
小限度必要な部分をすべてスパッタ法で作製することか
できる。このため第1図(D)に示されるような絶縁ケ
イ1〜型半導体装置において、活性層の下側(18)す
なわち下地絶縁膜との接触部分が一部酸化され、半絶縁
性を持つ状態となり、この部分での電気的な特性が若干
悪くなる。これによりこの部分に、バックチャネルが発
生することかてきず、逆方向リーク電流を少なくするこ
とができるという特徴を持つ。このことは、この半導体
装置をCMO5として利用するときに非常に有効であり
オフ電流の減少におおきな効果を示す。 また、半導体膜中に存在する酸素不純物の濃度を少なく
てき、結晶粒界付近てのキャリアに対する障壁(バリア
)か形成されにくく、非常に高い移動度を持つ絶縁ゲイ
ト型半導体装置を実現することができた。 さらに同一装置内で複数の異なる処理を行える為外部の
影響を受けることなく連続的な処理を行うことができる
。加えて、複数の処理を同時に行なえるので生産性を高
めることかできる。 また、絶縁ゲイト型半導体装置の特性を左右する半導体
膜とゲイト絶縁膜の形成を連続的に行なえるので、特性
が外部要因に影響されず、一定した電気特性を提供でき
る。
【図面の簡単な説明】
第1図は本実施例1の作製工程を示す。 第2図は本発明用のマルチチャンバースパッタ装置の概
略図を示す。 第3図は本発明の他の実施例を示す。 第4図は水素の分圧比とキャリアの移動度との関係を示
したものである。 第5図は水素の分圧比としきい値との関係を示したもの
である。 第6図は本発明の結晶性を持つ半導体膜のラマンスペク
1〜ルを示したものである。 (1)  ・・・予備室 (2)・・・基板通過室 (3X4)・・スパッタ室

Claims (1)

  1. 【特許請求の範囲】 1、基板上に絶縁ゲイト型半導体装置を作製する方法で
    あって、水素または水素を含有した不活性気体雰囲気下
    にて、スパッタ法により半導体膜を専用に作成する反応
    室にて半導体膜を形成する工程と、前記半導体膜の形成
    の前または後またはその両方に酸素または酸素を含有し
    た不活性気体雰囲気下にて、スパッタ法により酸化珪素
    膜を専用に形成する反応室にて酸化珪素膜を形成する工
    程を有し、少なくとも前記3つの工程が終了した後に前
    記基板をスパッタ装置より取り出すことを特徴とする絶
    縁ゲイト型半導体装置の作製方法。 2、特許請求の範囲第1項において、前記スパッタ法で
    形成された半導体膜を450℃〜700℃の温度で熱処
    理する工程を有する事を特徴とする絶縁ゲイト型半導体
    装置の作製方法。 3、特許請求の範囲第1項において、前記半導体膜を専
    用に形成する反応室と前記酸化珪素膜を専用に形成する
    反応室とは各々独立して直接又は間接に接続されており
    、基板を装置外に取り出すことなく半導体膜および酸化
    珪素膜の形成を行なうことができることを特徴とする絶
    縁ゲイト型半導体装置の作製方法。
JP2305529A 1990-09-11 1990-11-09 絶縁ゲイト型半導体装置の作製方法 Expired - Lifetime JP3054187B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2305529A JP3054187B2 (ja) 1990-11-09 1990-11-09 絶縁ゲイト型半導体装置の作製方法
TW080107165A TW237562B (ja) 1990-11-09 1991-01-29
KR1019910007795A KR940003380B1 (ko) 1990-11-09 1991-05-14 게이트 절연형 전계효과 트랜지스터의 제조방법
EP19910310362 EP0485233A3 (en) 1990-11-09 1991-11-08 A method of manufacturing insulated-gate field effect transistors
KR1019940017975A KR960011105B1 (ko) 1990-11-09 1994-07-25 전기광학 장치용 절연게이트 전계효과 트랜지스터의 제조방법
US08/310,364 US6177302B1 (en) 1990-11-09 1994-09-22 Method of manufacturing a thin film transistor using multiple sputtering chambers
KR1019960000484A KR960007720B1 (ko) 1990-11-09 1996-01-12 게이트 절연형 전계효과 트랜지스터의 제조방법
US08/677,331 US6261877B1 (en) 1990-09-11 1996-07-02 Method of manufacturing gate insulated field effect transistors
JP31646099A JP3614331B2 (ja) 1990-11-09 1999-11-08 結晶性珪素膜の形成方法
US09/877,059 US6566175B2 (en) 1990-11-09 2001-06-11 Method of manufacturing gate insulated field effect transistors
US10/401,891 US7507615B2 (en) 1990-11-09 2003-03-31 Method of manufacturing gate insulated field effect transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2305529A JP3054187B2 (ja) 1990-11-09 1990-11-09 絶縁ゲイト型半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP31738799A Division JP3241705B2 (ja) 1990-11-09 1999-11-08 薄膜トランジスタの作製方法

Publications (2)

Publication Number Publication Date
JPH04177736A true JPH04177736A (ja) 1992-06-24
JP3054187B2 JP3054187B2 (ja) 2000-06-19

Family

ID=17946249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2305529A Expired - Lifetime JP3054187B2 (ja) 1990-09-11 1990-11-09 絶縁ゲイト型半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP3054187B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851860A (en) * 1994-07-15 1998-12-22 Sharp Kabushiki Kaisha Semiconductor device and method for producing the same
US5972437A (en) * 1996-02-20 1999-10-26 Semiconductor Energy Labortory Co., Ltd. Method for fabricating a thin film semiconductor device
JP2005051211A (ja) * 2003-07-14 2005-02-24 Semiconductor Energy Lab Co Ltd 発光装置
JP2005049832A (ja) * 2003-07-14 2005-02-24 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2008010889A (ja) * 2003-07-14 2008-01-17 Semiconductor Energy Lab Co Ltd 発光装置、電子機器
WO2010024279A1 (ja) * 2008-08-29 2010-03-04 株式会社アルバック 電界効果型トランジスタの製造方法及び製造装置
JP2011199300A (ja) * 2003-07-14 2011-10-06 Semiconductor Energy Lab Co Ltd 発光装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851860A (en) * 1994-07-15 1998-12-22 Sharp Kabushiki Kaisha Semiconductor device and method for producing the same
US5972437A (en) * 1996-02-20 1999-10-26 Semiconductor Energy Labortory Co., Ltd. Method for fabricating a thin film semiconductor device
JP2005051211A (ja) * 2003-07-14 2005-02-24 Semiconductor Energy Lab Co Ltd 発光装置
JP2005049832A (ja) * 2003-07-14 2005-02-24 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2008010889A (ja) * 2003-07-14 2008-01-17 Semiconductor Energy Lab Co Ltd 発光装置、電子機器
JP2011199300A (ja) * 2003-07-14 2011-10-06 Semiconductor Energy Lab Co Ltd 発光装置
US8319219B2 (en) 2003-07-14 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8373166B2 (en) 2003-07-14 2013-02-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8735896B2 (en) 2003-07-14 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
WO2010024279A1 (ja) * 2008-08-29 2010-03-04 株式会社アルバック 電界効果型トランジスタの製造方法及び製造装置
JPWO2010024279A1 (ja) * 2008-08-29 2012-01-26 株式会社アルバック 電界効果型トランジスタの製造方法及び製造装置

Also Published As

Publication number Publication date
JP3054187B2 (ja) 2000-06-19

Similar Documents

Publication Publication Date Title
US6261877B1 (en) Method of manufacturing gate insulated field effect transistors
US5210050A (en) Method for manufacturing a semiconductor device comprising a semiconductor film
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
JPH04133313A (ja) 半導体作製方法
JP3054186B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3054187B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP2001168029A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP3614333B2 (ja) 絶縁ゲイト型電界効果トランジスタ作製方法
JP4138719B2 (ja) 絶縁ゲイト型電界効果トランジスタの作製方法
JPH04152640A (ja) 絶縁ゲイト型半導体装置の作製方法
JP3241705B2 (ja) 薄膜トランジスタの作製方法
JP3397760B2 (ja) 薄膜トランジスタの作製方法
JP3614331B2 (ja) 結晶性珪素膜の形成方法
JP3051363B2 (ja) 半導体装置の作製方法
JP2001244266A (ja) 電子素子用基板およびその製造装置
JP3065528B2 (ja) 半導体装置
JP4031021B2 (ja) 薄膜トランジスタの作製方法
JP3030366B2 (ja) 半導体作製方法
JP3160269B2 (ja) 半導体装置の作製方法
JP3142836B2 (ja) 半導体装置
JP3153202B2 (ja) 半導体装置の作製方法
KR960011105B1 (ko) 전기광학 장치용 절연게이트 전계효과 트랜지스터의 제조방법
KR20050019607A (ko) 박막트랜지스터 및 그 제조방법
JP2001053007A (ja) 半導体装置の作製方法
JP2001035791A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080407

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 11