JPH04177765A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04177765A
JPH04177765A JP2305030A JP30503090A JPH04177765A JP H04177765 A JPH04177765 A JP H04177765A JP 2305030 A JP2305030 A JP 2305030A JP 30503090 A JP30503090 A JP 30503090A JP H04177765 A JPH04177765 A JP H04177765A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
insulating film
phosphorus
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2305030A
Other languages
English (en)
Other versions
JP2903134B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2305030A priority Critical patent/JP2903134B2/ja
Publication of JPH04177765A publication Critical patent/JPH04177765A/ja
Application granted granted Critical
Publication of JP2903134B2 publication Critical patent/JP2903134B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dram (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路の素子や大面積液晶表示装置
の駆動素子として用いられる絶縁ゲイト型電界効果トラ
ンジスタのゲイト絶縁膜、および基板上に設けられる薄
膜半導体装置の絶縁膜に関する。
〔従来の技術〕
化学的気相法等によって作製された絶縁体膜を利用して
アクティブ素子または半導体集積回路、または誘電体膜
を利用したキャパシタか広く注目されている。
この絶縁膜(キャパシタの誘電体膜も絶縁性であるため
単に絶縁膜または絶縁体膜という)は、従来は化学的気
相法等を用いて形成されるので、その作製雰囲気温度が
最高て450°Cと低温て形成てき、安価なソーダガラ
ス、ホウケイ酸ガラス等を基板として用いることができ
る。
かかる低温にて絶縁物を作製する他の方法として、プラ
ズマCVD法や100%〜80%のAr原子をスパッタ
用気体として用いたスパッタリンク法によって形成する
酸化珪素膜か知られている。
更に光CVD法によって絶縁デー1〜電界効果トランジ
スタのゲート酸化膜である酸化珪素膜を作製することが
試みられている。この場合下地材料の半導体または電極
材料との反応損傷かなく、2×1010eV−’cm−
2程度の界面準位密度が得られているか、膜作製に必要
とする時間か長く(成膜速度か非常に遅い)、工業的な
応用には不向きてあった。
また水素か用いられ、ホットエレクトロン効果を誘発す
るため、長期特性に問題かあった。
〔従来技術の問題点〕 従来の絶縁膜の問題として半導体層界面においてす1〜
リウム等の不純物や水素か固定電荷となりまた不対結合
手の存在によって界面準位を形成してしまうという問題
かあった。この結果、絶縁ゲイト型電界効果トランジス
タにおいてはしきい値電圧が高くなってしまい半導体装
置としての電気的性能か低くなってしまう。また界面に
固定電荷か存在すると電圧をかけるたびにこの固定電荷
が移動することになるので結果として半導体装置の信頼
性か低くなってしまうという問題がある。
また従来はガラス基板上に半導体層を直接形成していた
か、後の工程である熱アニール時なとにガラス基板から
不純物か半導体層に拡散するという問題か生しる。とく
に基板として安価なソーダガラス等を用いた場合、基板
からのすI・リウムイオンの拡散が重大な問題となる。
この問題を解決する方法としてガラス基板上に酸化珪素
膜をバッファ層として成膜する方法かあるか、不純物の
拡散を完全に防止することはできす。また半導体層との
界面における界面準位の形成という新たな問題か発生し
てしまっていた。
〔発明の目的〕
本発明は、不純物の拡散を防止し、かつ固定電荷、不対
結合手の存在しない界面準位の低い絶縁膜を有する信頼
性の高い半導体装置の構成を発明することを発明の目的
とする。
〔発明の詳細な説明〕
本発明の第1は、基板上に設けられた絶縁ゲイ1〜型半
導体装置において、界面準位か低く、電気的安定性に優
れたゲイト絶縁膜を実現するためにゲイト絶縁膜例えば
酸化珪素膜中にリンを1×10’ 9−5 X 102
102O’好ましくは1×1O20〜3×1020cF
’含ませ、いわゆるリンガラスを形成したこと特徴とす
るものである。
リンの存在によって水素イオン、不純物であるナトリウ
ムイオン等の不純物をゲッタリング(取り込んむしまう
)し、これら不純物イオンの拡散を防止し、固定電荷の
発生を抑えるのである。
この場合、リンの他にボロン、炭素窒素、ホウ素等を用
いることかでき、また絶縁膜としては酸化珪素膜でなく
上記不純物の添加されたアルミナ= 5− を用いることかできる。
一電型を付与する不純物であるポロンが半導体層中に拡
散すると、半導体層か不本意に一導電型になってしまう
ので、半導体層への不純物の混入はできるたけ避けなけ
れはならない。
よって、絶縁膜中におけるリンまたはホロンは5×10
20cm−3以下であることが望ましい。
なお、本発明の構成かDRAM (ダイナミックメモリ
)等の誘電体膜であるキャパシタに用いることかできる
ことはいうまでもない。
本発明の第2は、基板上に設けられた絶縁ゲイト型半導
体装置において、さらに界面帖位の低いゲイト絶縁膜を
実現するためにゲイト絶縁膜を複数層によって構成する
ものである。
例えば2層によってこのゲイト酸化膜を構成する場合、
チャンネル形成領域を形成する半導体層に接する第1の
層はなんら人為的に不純物を添加しない酸化珪素膜を用
い、この第1の酸化珪素膜上に設けられる第2の酸化珪
素膜にはリンを1×1020cm−3以上含ませるもの
である。
この場合、リンの拡散にたいしては第1の人為的に不純
物の混入されていない酸化珪素膜かブロッキング作用を
し、第2のリンまたはボロンが高濃度に含まれた酸化珪
素膜か不純物に対しての強いケッタリング効果を生じる
ので、絶縁ゲイト型半導体装置の電気的安定性と信頼性
を実現することかできる。
なお、この第1の酸化珪素膜に弗素元素を0.05〜5
原子%混入させることは、珪素の不対結合手や熱アニー
ル時に珪素より分離した水素を中和し、かつ珪素と結合
している水素は弗素と水素結合をするので珪素か固定電
荷になることを防き、結果として界面準位密度を低下さ
せ低いしきい値電圧を得るのに効果かある。
また、本明細書中において、ただ酸化珪素と表現されて
いるものは、なんら人為的に不純物を添加していないも
のをいう。
本発明の第3は、基板上に設けられた絶縁膜として、リ
ンか含まれた酸化珪素膜を用いたものである。
例えばガラス基板上に設けられた半導体装置において、
ガラス基板からの不純物の半導体層への拡散を防ぐため
にリンか含まれた酸化珪素膜をバッファ層としてガラス
基板上に設けると、リンかガラス基板より拡散してくる
不純物のイオン特にナトリウムイオンをケッタリンクし
拡散を防止するので、半導体層にはこれら不純物のイオ
ンか拡散せず高い信頼性を有する半導体装置を実現でき
るものである。
本発明の第4は、基板上に設けられた複数層で構成され
る絶縁層と、該絶縁層上に設けられた半導体層よりなる
半導体装置において、前記複数層で構成される絶縁層の
半導体層に接する少なくとも一層は酸化珪素膜であり、
他の少なくとも一層はリンが含まれた酸化珪素膜である
ことを特徴とする半導体装置である。
例えば、ガラス基板上に設けられた絶縁ゲイト型電界効
果半導体装置において、カラス基板上にリンがI X 
1020cF3以上含まれた第1の酸化珪素膜と、なん
ら不純物の含まれない第2の酸化珪素膜からなる絶縁層
を設け、この絶縁層上に絶縁ゲイト型電界効果半導体装
置を設けた場合、ガラス基板からの不純物が半導体層に
拡散することに対してのバリアとしてリンが含まれた第
1の酸化珪素膜か作用し、このリンが含まれた第1の酸
化珪素膜中のリンか半導体層に拡散しないよう第2の酸
化珪素膜がバリアとして作用するのである。
この第2の酸化珪素膜に弗素元素を0.01〜5原子%
混入させることは第2の発明の場合と同様に不対結合手
を中和し界面準位を低くすることに効果かある。なおこ
の弗素元素の他はハロゲン元素であれば用いることかで
き、さらに絶縁膜である任意の酸化珪素膜に混入させて
も効果かある。
なお、以上の本発明の構成はキャパシタ等の誘電体膜に
も適用できることはいうまでもない。
また、本発明のすへての構成において、リンのかわりに
ボロン、窒素、炭素をもちいて酸化珪素膜をボロンガラ
スとしたり、酸化珪素膜中に炭素または窒素を添加して
5i−C結合、S i −N結合をつ(ってもリンを用
いた場合と同様に効果かある。さらに酸化珪素の代わり
にアルミナをもちいてもよい。
以下実施例に従い本発明の構成、作製法、効果を示す。
なお、半導体装置としては、光電変換装置等の薄膜デバ
イスを用いることかできる。
〔実施例1〕 本実施例は、本発明の第1の構成である、基板上に設け
られた絶縁ゲイl−型半導体装置において、前記絶縁ゲ
イト型半導体装置のゲイト絶縁膜にリンが含まれている
ことを特徴とする。という構成を、絶縁ケイl−型半導
体装置とキャパシタとからなるDRAM等の集積回路の
素子のキャパシタとして用いられる酸化タンタル、酸化
チタン等の誘電体、チタン酸バリウム等の強誘電体等の
金属酸化膜に適用した例である。
本実施例においては、かかる絶縁膜をスパッタリンク法
にて行う。スパッタリンクに用いる気体は絶縁膜中にリ
ン(P)を含ませるために円(3を0.001〜30体
積%好ましくは0.1〜5体積96含み、かつ酸化物、
例えば酸素がアルゴン等の不活性ガスに対し75体積%
以上さらに好ましくは不活性気体をまったく用す、PH
3を0.001〜30体積%好ましくは01〜5体積%
含んだ酸化物気体、特に円43を0.1〜5体積%含ん
だ酸素雰囲気中で金属酸化物または金属のターゲットの
スパッタリングを行い、酸化物絶縁膜を積層法で作製す
ることを特徴とするものである。
スパッタリングはスパッタガスを成膜された被膜の成分
の一部とする気体、例えば酸化タンタル膜にあっては、
酸素を95%以上、PH3はPを1×1019〜5X 
1020c+N3好ましくは1×1020〜3x 10
”cm−3膜中に含ませるため0.1〜5体積%として
、酸化タンタルのターゲラI・を高周波(RF)スパッ
タ法を用いて行う。するとターゲラI・材料が飛翔中に
このスパッタ用気体である酸素と酸化反応をより完全に
行わしめることがてき、しかも膜に混入されるP(リン
)がNa等の不純物の侵入を防止するので信頼性の高い
酸化物絶縁膜を作製することができる。更にこれを助長
するため、これに加えてハロゲン元素を含む気体を酸化
物気体に対し0.2〜20体積%同時に混入することに
より、酸化珪化物に同時に不本意で導入されるアルカリ
イオンの中和、不対結合手の中和をも可能とすることか
できる。
本発明に用いられるスパッタリンク法としてRFスパッ
タ、直流スパッタ等いずれの方法も使用できるか、スパ
ッタリンクターケラトか導電率の悪い酸化物、例えばT
a205等の金属酸化物の場合、安定した放電を持続す
るために13.56MI(zの高周波RFマグネトロン
スパッタ法を用いることか好ましい。
酸化物気体としては、酸素(02)、オゾン(03)、
亜酸化窒素(N20)等を挙げることができる。特にオ
ゾンや酸素を使用した場合、酸化物絶縁膜中に取り込ま
れる不用な原子か存在しないので、ピンホールが存在し
ない、誘電損傷の少ない、また絶縁耐圧のばらつきか大
きくない絶縁膜を被形成面上に得ることができた。
また、リンの変わりにボロンを用いてもよいのて円(3
以外にはB 21(、を用いることができる。
酸化物絶縁膜として、酸化タンタル、酸化チタンか代表
的なものである。また強誘電体酸化物としてチタン酸バ
リウム、チタン酸鉛か主なものである。これらに添加す
るためのハロケン元素用には、弗化物気体としては弗化
窒素(NF3.N、F4)、弗化水素(HF)、弗素(
F2)、フロンガスを用い得る。
化学的に分解しやすく、かつ取り扱いが容易な弗化物気
体としてはNF3が用いやすい。
塩化物気体としては、四塩化炭素(CCI4)、塩素(
c12)、塩化水素(HCI)等を用い得る。
またこれら例えば弗化窒素の量は、酸化物気体例えば酸
素に対して0.2〜20体積%とした。これらハロゲン
元素は熱処理によって酸化物絶縁物中のす)・リウム等
のアルカリイオンとの中和、金属の不対結合との中和に
有効であるが、同時に多量すぎると、絶縁膜の主成分を
気体とする可能性を内在するためよくない。一般には被
膜中には全元素数の0.01〜5原子%のハロゲン元素
を混入させた。
スパッタ用の気体としてのオゾンの使用は、オシンか○
ラジカルに分解されやすく、単位面積当たりのOラジカ
ル発生量が多く、成膜速度向上に寄与することができた
上記に記したのは、スパッタ時の雰囲気中にPH3等を
添加する方法であるが、雰囲気を酸化性気体例えば酸素
100%の雰囲気中においてP(リン)またはボロンか
lXl019〜5X10”cm ’の濃度で添加された
ターゲットを用いて酸化物絶縁膜を形成することがてき
る。これは酸化物絶縁膜中にリンまたはボロンをlXl
O19〜5X 1020cm−3好ましくはIX 10
” 〜3X 10”cm−”含ませるためである。
以下に実施例の詳細を説明する。
まず、シリコン半導体上に酸化タンタル膜を円13が添
加された酸素雰囲気中におけるスパッタ法によって形成
し、その上に1mmφのアルミニウム電極を電子ビーム
蒸着で形成し、電気特性を調べた結果を第1図に示す。
第1図に示すのは、BT (バイアス−温度)処理を施
し、ゲイト電極側に負のバイアス電圧を2×106V/
cm 、 150°Cで30分加え、さらに同−条件不
一 14 − て正のバイアス電圧を加えた場合のそれらの差すなわち
フラットバンド電圧のスレ(ΔVPB)と円]3の体積
96とPH310□の関係を示したグラフである。
フラットバンド電圧とは絶縁膜中の固定電荷の影響を打
ち消すのに必要な電圧であり、この電圧か低い程絶縁膜
としての電気的安定性、信頼性が高いことになる。
電圧を加えた時にフラットバンド電圧VFRか変動する
ということは、それたけ電気的に不安定であるというこ
とを示している。
第1図より明らかなようにPH,が0体積96の場合△
VFBが3vあった。しかしこの成膜をPH,か5体積
%、酸素が95体積%の雰囲気中で行うと0゜5V以下
しかなかった。さらにこれにハロゲン元素を少しても添
加すると、その値はさらに数分の−に急激に減少した。
以上の効果は絶縁膜中に不可避に混入してしまうNa等
の不純物に対してPがケッタリング作用をし、固定電荷
の発生を抑えるためであると考えられる。
またP+(3を5%より多くしていった場合は、半導体
装置に本発明を応用した場合に半導体層へのリン(P)
の拡散し、シリコン基板かんN型となってしまうので、
素子間のリーク等の問題か生じてしまい、半導体装置と
しては不適当になってしまう。
〔実施例2〕 本実施例は実施例1と同様に本発明のN! Iの構成を
シリコン基板上に設けられる絶縁ゲイト型半導体装置の
キャパシタに用いたものである。
第2図に本実施例の絶縁膜の作製工程を示す。
本実施例においては、基板材料としてガラスを基板(1
)として用いた。この基イ反(1)上に02のみのスパ
ッタ法により下側電極(2)をアイランド状に形成し、
第1図(A)の状態を得る。
その作製条件は以下の通りである。
基板温度      350°C 反応時圧力     0.06torrRfパワー(1
3,56汎1Hz)  1001’1夕−ケラト   
  金属タンタル 使用ガス      02 膜厚        2000人 またアイランド状に形成する際、実施例ではメタルマス
クを使用したが、公知のフォ1〜リソクラフィ技術を使
用してもよい。
この上に本発明方法による酸化タンタルの絶縁膜(3)
を作製した。その条件を以下に示す。
ターゲット Ta205  99.99%反応ガス  
円(30,]〜5体積% 0295〜99,9体積% 反応圧力        0.05torrRfパワー
        500W 基板温度       100°C 基板ターゲット間距離 150mm 次に、上側電極(4)としてAtを電子ビーム蒸着法に
より形成し、キャパシタを完成させた。
第3図は、スパッタ時の雰囲気におけるPl(3の体積
%と絶縁耐圧の関係をを示す。
絶縁耐圧の測定方法は、踊mφのAl電極で測定される
リーク電流が1μAを越えた時の電圧を絶−] 7 − 縁耐圧とした。
試料によりバラツキかあるため、図中においてはX(中
央の・印)、σ(分散ソクマ値)(上下限)を示す。こ
の耐圧は成膜時の雰囲気における円43の体積%が1%
以上となると急激に高くなり、またσ値も小さくなって
いる。そのためPH3の添加は成膜時に酸素雰囲気中に
1体積%以上とした方かよいことかわかる さらにこれに加えてNF2等を酸素に対して0.2〜2
0体積%添加するとさらに電気的安定性と信頼性か向上
する。
しかしなからPH3の添加量を5体積%以上とするとこ
の絶縁膜を半導体装置に応用した場合、半導体層へのリ
ンの拡散の問題か生じ半導体装置の電気的特性並びに信
頼性の低下を招き問題かあった。
また、スパッタリングに用いる材料は全て高純度のもの
か好ましい。例えは、スパッタリングターゲラ)・は4
N以上の酸化タンタル、酸化チタン、チタン酸バリウム
、チタン酸鉛か最も好ましい。
同様にスパッタリングに使用するガスも高純度(5N以
上)の物を用い、不純物か絶縁膜中に混入することを極
力避けた。
「実施例3」 本実施例は本発明の第1の構成をスパッタ法によって得
る例である。
本実施例は、リンが添加されたターゲットを用いること
により水素を全く用いないスパッタ法によって絶縁ゲイ
ト型半導体装置の酸化絶縁膜を形成するものである 第4図に本実施例を示す。
この実施例はI Tr/Ce1lのDRAM(ダイナミ
ックメモリ)の1つのセルの作製に本発明を用いたもの
である。図面において、半導体基板には1つの絶縁ゲイ
ト型電界効果トランジスタ(40)がソースまたはドレ
イン(48)、  ドレインまたはソース(49)、ゲ
イl−電極(47)、ゲイト絶縁膜(46)として構成
されている。更にこのトランジスタの一方のドレインま
たはソース(49)には下側電極(410) 、酸化タ
ンタルの誘電体(411) 、上側電極(412)より
なるキャパシタ(421)を直列させて設けている。こ
れらの外周辺には埋置した絶縁膜(45)を有せしめて
いる。この構造はスタックド型DRAMのメモリセルの
形状を示している。この図面でキャパシタの誘電体膜(
411)は酸化タンタルの誘電体膜をリンかlXlO1
9〜5X 1020cm−3添加されたターゲットを用
い、酸素100%のスパッタ法で被膜形成した。
この酸化タンタルの比誘電率は27もあり、周波数特性
が高周波まで優れているため、酸化珪素被膜(比誘電数
3.8)と比べて大きい蓄積容量を得ることかできる。
またこの絶縁ゲイト型電界効果トランジスタ(40)の
ゲイト絶縁膜は熱酸化法による酸化珪素または酸化珪素
の100%酸素を用いたスパッタ法の酸化珪素を用いた
。しかしこの保護膜を酸化タンタルにしても、シリコン
半導体との界面準位は2×1010cm−2シかなく、
良好であった。
またこのキャパシタ(421)の下側電極(410)は
リンが添加されたシリコン半導体を用いて形成した。し
かしこの電極材料は金属タンタル、タンク−19= ステラ、チタン、モリブデンであっても、これらのシリ
サイドであってもよい。
この実施例ては、この下側電極(410)上の酸化タン
タル膜(411)をリンがIX 10”〜5X 102
0cm−3の濃度で添加されたターゲットを用いた酸素
100%雰囲気のスパッタ法で形成した。更にこの上に
上側電極(4]2)をアルミニウムまたは金属タンタル
とアルミニウムの多層膜で形成してキャパシタ(421
)を構成させた。酸化タンタルの厚さは300〜300
0人とした。代表的には500〜1500人、例えば1
000人とした。しかしこれは酸化珪素等では比誘電率
か小さいため、メモリセルとしては厚さを約30人に薄
くしなければならない。しかし本発明方法で形成した酸
化タンタルは比誘電率が大きいため、その厚さは例えば
1000人とすることかできる。結果として絶縁性に優
れ、またピンホールの存在を少なくすることか可能とな
った。
このため第4図において、絶縁ゲイト型電界効果トラン
ジスタのチャネル長を0.1〜1μm例えは0.5μm
としてもよく、さらにITr/Ce1lの太き= 21
− −20 = さて20μm口の中に1つのメモリ(lピッl−)を作
製することができた。
またこの酸化タンタルの形成の際、水素をまったく含ま
ないスパッタ法で形成し、加えてその上下の電極をも水
素を含まないスパッタ法で形成するため、その成膜中の
水素かその後の熱処理てゲイト絶縁膜にまてドリフト(
拡散)し、ホットキャリアのトラップセンタになってし
まうことを防ぐことも可能となった。
なおリンのかわりにボロンを用いることかできることは
いうまでもない。
本発明方法により、低温プロセスのみて非常に特性の良
い薄膜トランジスタを容易に形成することができた。
またゲイト絶縁膜中に存在するホットキャリアおよび固
定電荷の発生原因を減らすことかてきたので、長期的な
使用において特性変化の少ない信頼性の良いトランジス
タ、キャパシタを提供することか可能となった。
本発明に用いるキャパシタまたは絶縁ゲイト型−22= トランジスタの形状はスタガー型を用いず、逆スタカー
型または縦チャネル型のトランジスタを用いてもよい。
また1〜ランジスタの珪素に非単結晶ではなく単結晶を
用いたモノリシックICの一部に用いられる絶縁ゲイト
型電界効果トランジスタとしてもよい。
またキャパシタも一層の誘電体のキャパシタではなく積
層型の多層構造としてもよく、また電極を上下で挟む構
造ではなく左右で挟む横並へ方式にしてもよい。これら
は本明細書中の全ての実施例についていえることはいう
までもない。
〔実施例5〕 本実施例は本発明の第3の構成である、基板上に設けら
れた絶縁膜であるリンか含まれた酸化珪素膜と、該リン
か含まれた酸化珪素膜上に設けられた半導体層からなり
半導体装置を、ガラス基板上に設けられた絶縁ゲイト型
半導体装置に応用したものである。
本実施例は、絶縁性基板上に設けられたリンが含まれた
酸化珪素膜と該酸化珪素膜上に設けられた絶縁ゲイト型
電界効果l・ランジスタであって、前記酸化珪素膜と前
記絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の
少なくとも一方にハロゲン元素とリンが混入されている
ことを特徴とする絶縁ゲイト型半導体装置であって、水
素または水素を含有した不活性気体雰囲気中における基
板上へのスパッタ法による半導体膜の成膜工程と、前記
スパッタ法によって得た半導体膜形成の前または後に弗
化物気体と円]3と酸化物気体または弗化物気体と酸化
物気体とPH3を含有した不活性気体の雰囲気によりス
パッタ法により酸化珪素膜を形成し前記半導体膜の一部
を絶縁ゲイ1〜型半導体装置のチャネル形成領域として
構成し前記酸化珪素膜の一部をゲイト絶縁膜としたもの
である。
また前記半導体膜の一部をチャネル形成領域として構成
する手法の一例として、水素または水素を含有した不活
性気体雰囲気中によるスパッタで得られた非晶質性(ア
モルファスまたは極めてその状態に近い)半導体膜(以
下a−3iという)を450°C〜700°C代表的に
は600°Cの温度を半導体膜に与えて少なくともチャ
ネル形成領域を結晶化させることにより本発明の絶縁ゲ
イト型半導体装置は得られる。
この結晶化の後の半導体膜は平均の結晶粒径が5〜40
0人程度で程度、かつ半導体膜中に存在する水素含有量
は5原子%以下である。また、この結晶性を持つ半導体
膜は格子歪みを有しておりミクロに各結晶粒の界面か互
いに強く密接し、結晶粒界でのキャリアに対するバリア
を消滅させる効果を持つ。このため、単に格子歪みの無
い多結晶の結晶粒界では、酸素等の不純物原子か偏析し
障壁(バリア)を構成しキャリアの移動を阻害するが、
本発明のように格子歪みを有しているとバリアが形成さ
れないか又はその存在が無視てきる程度であるため、そ
の電子の移動度も5〜300cnf/V・Sと非常に良
好な特性を有していた。
また、プラズマCVD法により得られた半導体膜はアモ
ルファス成分の存在割合が多く、そのアモルファス成分
の部分が自然酸化され内部まで酸化膜が形成される、一
方スバッタ膜は緻密であり一 24− 自然酸化が半導体膜の内部にまで進行せず、表面のごく
近傍付近しか酸化されない、この緻密さ故に格子歪みを
持つ結晶粒子同士がお互いに強く押し合うことになり、
結晶粒界面付近でギヤリアに対するエネルギーバリアか
形成されないという特徴を持つ。
第5図に本実施例において作製した薄膜l・ランジスタ
の作製工程を示す。
ます、ガラス基板(11)上にリンを含んだ5102膜
(12)を以下の条件においてマクネトロン型RFスパ
ッタ法により1100n〜2μm本実施例においては2
00nmの厚さに形成した。
反応ガス  0292体積% NF35体@96 PH33体積% 成膜温度 150℃ RF(13,56MHz)出力 400W圧力 0.5
Pa シリコンをターゲットに使用 また、PH3の濃度は0.01%〜lO%の範囲で、N
F3は0〜20%の範囲で添加可能である。
さらにその上にマグネトロン型RFスパッタ装置によっ
てチャンネル形成領域となるa−3i膜(13)を11
00nの厚さに成膜し第5図(a)の形状を得た。
成膜条件は、不活性気体であるアルゴンと水素とPH3
の雰囲気下において、 H□/(H□+Ar) −80%(分圧比)成膜温度 
150°C RF(13,56MI(Z)出力 400W全圧力 0
.5Pa とし、ターゲットは単結晶シリコンターゲットを用いた
この後、450°C〜700°Cの温度範囲特i:m6
00’cノ温度て10時間の時間をかけ水素または不活
性気体中、本実施例においては窒素100%雰囲気中に
おいてa−3i膜(13)の熱結晶化を行い、結晶性の
高い珪素半導体層を作製した。尚前記チャンネル形成領
域となるa−3i膜(13)をスパッタ法によって成膜
する際、非単結晶シリコンターゲットを用い、投入電力
パワーを小さくすると粒径が無視できるほと小さく、か
つ格子歪みを有する緻密な結晶状態か得られる。
このような方法により形成された半導体膜中に存在する
酸素不純物の量はSIMS分析により2X 10 ”c
m−3、炭素は5XlO”cm−3であり、水素の含有
量は5%以下であった。このS I N=i Sを使用
した不純物濃度の値は半導体膜中て深さ方向にその濃度
が変化しているので、深さ方向の濃度を調へその最小の
値で記述した。これは、半導体膜の表面付近には自然酸
化膜か存在しているからである。また、この不純物の濃
度の値は結晶化の処理後であっても、変化はしていなか
った。
この不純物濃度は当然ながら低い値である程、半導体装
置として使用する際には有利であることは明らかである
が、本発明の半導体膜の場合、結晶性を持つと同時に格
子歪みを持っているので結晶粒界でバリアか形成されず
、2 X l 020cm−3程度の酸素不純物濃度か
存在していても、キャリアの移動を妨害する程度は低く
、実用上の問題は発生しなかった。
この半導体膜は第6図に示すレーサラマン分析のデータ
よりわかるように、結晶の存在を示すピークの位置が、
通常の単結晶シリコンのピーク(520cm−’ )の
位置に比べて、低波数側にシフトしており、格子歪みの
存在をうらずけていた。
なお、第6図において(64)はスパッタによって第5
図(13)を成膜する際に+(2/(H2+Ar)−8
096の場合、(63)はH2/ (H2+Ar)−5
0%の場合、(62)は1−12/(H2+Ar)−□
20%の場合、(61)はH2/(H2+Ar)−o%
の場合である。
また、本実施例においてはシリコン半導体を使用して本
発明の説明をおこなっているか、ゲルマニウム半導体や
シリコンとゲルマニウムの混在した半導体を使用するこ
とも可能であり、その際には熱結晶化の際に加える温度
を100°C程度さげることか可能であった。
さらにより緻密な半導体膜あるいは酸化珪素膜を形成す
るために前記水素雰囲気あるいは水素と不活性気体との
雰囲気中てのスパッタの際、基板あるいは飛翔中のスパ
ッタされたターゲット粒子−28= に対して11000n以下の強力な光またはレーザ照射
を連続あるいはパルスで加えてもよい。
この熱結晶化させた珪素半導体膜に対してデバイス分離
パターニングを行い第1図(a)の形状を得、この半導
体膜の一部を絶縁ゲイト型半導体装置のチャネル形成領
域として構成させた。
つぎに酸化珪素膜(SiO□X15)を50nm 〜2
0Onm本実施例においては1000mの厚さにマグネ
トロン型RFスパッタ法により以下の条件で成膜した。
酸素 92体積%  NF35体積% PH3s体積% 圧力0.5pa 成膜温度100°C RF(13,56MHz)出力400Wターゲツトとし
てはシリコンターケラトまたは合成石英のターゲットを
使用した。
ここにおいても非晶質シリコンターゲットを用い投入パ
ワーを落とすと、緻密な固定電荷の存在しにくい酸化珪
素膜を得ることかできる。
また、ターゲット中にリンをlXl01g〜5X 10
”cm−3予め混入させておき、酸素100%雰囲気中
のスパッタ法で成膜すれば、成膜された酸化珪素膜中に
水素が混入されることを防ぐことかでき、絶縁膜中に存
在する水素かその後の熱アニール工程において、ホット
キャリアのトラップセンタになってしまうことを防ぐこ
とかできる。
またハロゲン元素を含む気体を酸化物気体に対し0.2
〜20体積%同時に混入することにより、酸化珪化物に
同時に不本意で導入されるアルカリイオンの中和、珪素
不対結合手の中和をも可能とすることかできる。
゛ 本発明の構成を得るために用いられるスパッタ法と
してRFスパッタ、直流スパッタ等いずれの方法も使用
できるか、スパッタターケラトか導電率の悪い酸化物、
例えばSiO□等の場合、安定した放電を持続するため
にRFマグネトロンスパッタ法を用いることか好ましい
また酸化物気体としては、酸素、オゾン、亜酸化窒素等
を挙げることかできる。
またハロゲン元素を含む気体として、弗化物気体として
は弗化窒素(NF3. N2F4)、弗化水素(HP)
弗素(F2)、フロンガスを用い得る。
一般には珪素に対して0.1〜5原子96のハロゲン元
素を膜中に混入させた。
スパッタリングに用いる材料は全て高純度のものが好ま
しい。例えは、スパッタリンクターケラトは4N以上の
合成石英、またはLSIの基板に使用される程度に高純
度のシリコン等が最も好ましく、リンを添加する場合も
これら純度の高いターケラトに添加するとよい。
同様にスパッタリンク゛に使用するガスも高純度(5N
以上)の物を用い、不純物か酸化珪素膜中に混入するこ
とを極力避けた。
なお本実施例のように弗化物気体が添加された酸素雰囲
気中におけるスパッタ法で成膜したゲート絶縁膜である
酸化珪素膜にエキシマレーザ光を照射し、フラッシュア
ニールを施し、膜中に取り入れた弗素等のハロゲン元素
を活性化し、珪素の不完全結合手と中和させ、膜中の固
定電荷の発生原因を取り除くことは効果かある。
この時、エキシマレーザのパワーとショト数を適当に選
ぶことにより上記ハロゲン元素の活性化とゲート絶縁膜
下の半導体層の活性化を同時に行うこともできる。
この酸化珪素膜(15)上にCVD法により一導電型を
付与する不純物として本実施例においてはリンが混入さ
れた半導体層を形成し所定のマスクパターンを使用して
、フォ1〜リソグラフィ加工を施し、このドープされた
半導体膜をゲイト電極翰として形成し第1図(c)の形
状を得た。
この−導電型を付与する不純物が混入された半導体層の
形成法としてはスパッタ法、CVD法等の成膜法を用い
ることかできる。
このゲイI・電極はドープされた半導体層に限定される
ことなくその他の材料を使用可能である。
次にこのゲイト電極12[1またはゲイト電極シlをエ
ツチングする際に使用したマスク等をマスクとして、セ
ルファラインに不純物領域(14)及び(14”)をイ
オン打ち込み技術を使用して形成した。
これにより、ゲイト電極(20)の下の半導体層(17
)は絶縁ゲイト型半導体装置のチャンネル領域として構
成された。
次にこれらの全て上面を覆って層間絶縁膜(18)を形
成した後に、ソース、ドレイン電極のコンタク)・用の
穴をあけ、その上面にスパッタ法により金属アルミニウ
ムを形成し、所定のパターニングを施し、ソース、ドレ
イン電極(16)、(16’)を構成し、絶縁ゲイト型
半導体装置を完成させた。
本実施例の場合、チャンネル領域を形成する半導体層(
17)とソース(14)、ドレイン(14・)を形成す
る半導体層とが同一物で構成されており、工程の簡略化
をはかれる。また同じ半導体層を使用しているため、ソ
ース、ドレインの半導体層も結晶性を持ち、キャリアの
移動度か高いのでより高い電気的特性を持つ絶縁ゲイI
・型半導体装置を実現することができた。
最後に水素100%雰囲気中において375°Cの温度
で水素熱アニールを30m1n行い本実施例を完成させ
た。
この水素熱アニールは多結晶珪素半導体中の粒界ポテン
シャを低減させ、デバイス特性を向上させるためである
また本実施例において作製した薄膜トランジスタ第1図
(d)のチャンネル部(17)の大きさは100X】0
0μmの大きさである。
本実施例において作製した多結晶珪素半導体層を用いた
薄膜トランジスタの特性としては、第7図に示すような
ID−VD特性、以下の$1表に示す緒特性を得ること
ができた。
第1表 S値というのは、デバイスの特性を示すドルイン電圧(
VD)−10Vにおけるゲート電圧(VG)とドレイン
電流(ID)の関係を示す第7図に示す曲線の立ち上が
り部分の[d(ID)/d(VG)]の値の最小値であ
り、この値か小さい程(VG−ID)特性を示す曲線の
傾きの鋭さが大きく、デバイスの電気的特性か高いこと
を示す。
VTはしきい値電圧を示す。
μはキャリアの移動度を示し単位は(cm2/V・S)
である。
on10ff特性というのは、第7図に示す(VG−I
D)特性を示す曲線におけるVG=30ボルトにおける
IDの値とIDの最小値の値との比の対数値である。
なお、第8図に移動度μとチャンネル形成領域(第5図
(d)の(17))となるa−3i膜(第5図(a)の
(13))をマグネロン型RFスパッタ法によって作製
する際における雰囲気の水素分圧との関係を示すが、こ
の第8図を見ると明らかなように水素分圧を好ましくは
100%とすることか望ましいことがわかる。
〔実施例6〕 本実施例は、本発明の第2および第4の構成をとった実
施例であり、実施例3におけるガラス基板上に設けられ
た下地絶縁膜とゲート絶縁膜を酸化珪素膜とリンを含む
酸化珪素膜の2層で構成したものである。
本実施例の作製工程を第9図に示す。
本実施例の作製法は、実施5と同様な工程において、ガ
ラス基板(11)上にまずリンがl X 102102
O’以上含まれるように、PH3か0.1体積パーセン
ト以上本実施例においては10%体積パーセント含まれ
る酸素雰囲気中において以下の条件においてマグネトロ
ン型RFスパッタ法によってリンガラス(21)を10
0人〜2μm本実施例においては0.5μmに成膜した
成膜温度 150°C RF(13,56MHz)出力 400W圧力 0.5
Pa 溶融シリコン基板をターゲラI・に使用この際PH3を
用いずにターゲット中にリンを■X 1020cm−3
以上混入させたものを用いると、絶縁膜中に水素が入り
こまず、水素が絶縁膜中においてトララップセンタとな
ることを防ぐことかでき効果かある。またターゲットと
して非晶質珪素インゴットを用いてもよい。
そして、前記リンガラス(21)上に酸化珪素膜(12
)を以下の条件てマグネトロン型RFスパッタ法に= 
37− よって0.5〜2μm本実施例においては2μmの厚さ
に成膜した。
02100、% 成膜温度 150°C RP(13,56MHz)出力 400W圧力 0.5
Pa 単結晶シリコンのターゲットに使用 この際酸素雰囲気中に実施例5と同様にNF3等のハロ
ゲン元素を含む気体を0.2〜20%添加してもよい。
また、ターゲットに非晶質シリコン基板のターゲットを
用いると緻密で電気的にも安定な酸化珪素膜を得ること
かできる。
半導体層(13)の作製法は実施例5と同様である。
ここて、第9図(a)の状態を得、デバイス分離パター
ニングを行い第9図(b)の形状を得た。
つぎに、ゲート絶縁膜としてまず酸化珪素膜を前記酸化
珪素膜(12)と同様にして成膜する。
つぎに2層めのゲート酸化膜として、リンがI X 1
02102O”以上台まれるように、前記リンガラス(
21)と同様にして(22)を成膜し、実施例5と同様
の工程を経て第9図(C)の形状を得た。
最後は実施例5と同様にして本実施例を完成させた。(
第9図(d)) この薄膜トランジスタの電気的特性としては、下記に示
す第2表のような結果が得られた。
第1表 上記表よりわかるように、実施例5の特性とS値、移動
度にはそれ程の変化がみられないか、しきい値電圧VT
、か実施例5に比較して極めて小さくなり、on10f
f特性か向上していることかわかる。
また、実施例5においては、最後の水素アニール時に壊
れてしまう場合か多々あったか、本実施例においては、
それが非常に少なかった。
これは、本実施例においては電気的不安定性の要因とな
るナトリウム等の固定電荷をリンかゲッタリンクし、か
つ半導体層にリンか拡散することもないのでさらに電気
的安定性か増したためであると考えられる。
本実施例において用いたリンの変わりに前記したボロン
等を用いてもよいことはいうまでもない。
【図面の簡単な説明】
第1図は本実施例1における電気的特性をしめしたグラ
フである。 第2図は本実施例2の作製工程を示した図である。 第3図は本実施例3における電気的特性をしめしたクラ
ブである。 第4図は本実施例4の構造を示した図である。 第略図は本実施例5の作製工程をしめした図てぎ ある。 第6図は本実施例5の多結晶半導体層と比較例のラマン
スペクトルを示したグラフである。 第呑図は本実施例5のID−VD特性を示したグラフで
ある。 第苧図は本実施例5において、スパッタ時の水と 素分圧を変化させた場合における(μ)移動度の値の変
化を示したグラフである。 第9図は本実施例6の作製工程を示した図である。 (1)、 (11)  ・・・ガラス基板(3)、 (
45)、 (21)  ・・・絶縁膜(旧)・・・半導
体基板 (46)、 (15)、 (22)・・・ゲイト絶縁膜
(48)、 (49)、 (16)、 (16)・・・
ソース電極、ドレイン電極

Claims (1)

  1. 【特許請求の範囲】 1、基板上に設けられた絶縁ゲイト型半導体装置におい
    て、前記絶縁ゲイト型半導体装置のゲイト絶縁膜にリン
    が含まれていることを特徴とする半導体装置。 2、基板上に設けられた絶縁ゲイト型半導体装置におい
    て、前記絶縁ゲイト型半導体装置のゲイト絶縁膜は複数
    層よりなり、前記複数層よりなるゲイト絶縁膜の少なく
    とも一層はリンが含まれ、このリンが含まれている層は
    チャンネル形成領域となる半導体層と接していないこと
    を特徴とする半導体装置。 3、基板上に設けられた絶縁膜である酸化珪素膜と、該
    酸化珪素膜上に設けられた半導体層よりなる半導体装置
    において、前記酸化珪素膜にリンが含まれていることを
    特徴とする半導体装置。 4、基板上に設けられた複数層で構成される絶縁層と、
    該絶縁層上に設けられた半導体層よりなる半導体装置に
    おいて、前記複数層で構成される絶縁層の少なくとも一
    層はリンが含まれた酸化珪素膜であり、このリンが含ま
    れた酸化珪素膜は半導体層と接していないことを特徴と
    する半導体装置
JP2305030A 1990-11-10 1990-11-10 半導体装置 Expired - Lifetime JP2903134B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2305030A JP2903134B2 (ja) 1990-11-10 1990-11-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2305030A JP2903134B2 (ja) 1990-11-10 1990-11-10 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10348790A Division JP3143610B2 (ja) 1998-12-08 1998-12-08 薄膜絶縁ゲイト型半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JPH04177765A true JPH04177765A (ja) 1992-06-24
JP2903134B2 JP2903134B2 (ja) 1999-06-07

Family

ID=17940252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2305030A Expired - Lifetime JP2903134B2 (ja) 1990-11-10 1990-11-10 半導体装置

Country Status (1)

Country Link
JP (1) JP2903134B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04236424A (ja) * 1991-01-18 1992-08-25 Hitachi Cable Ltd 絶縁膜付き半導体ウェハ及びその製造方法
JPH09251996A (ja) * 1995-06-20 1997-09-22 Semiconductor Energy Lab Co Ltd 半導体装置の製造方法
US5952700A (en) * 1997-09-06 1999-09-14 Lg Semicon Co., Ltd. MOSFET device with unsymmetrical LDD region
JP2000243974A (ja) * 1998-12-25 2000-09-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2001052271A1 (en) * 2000-01-14 2001-07-19 Matsushita Electric Industrial Co., Ltd. Dielectric material and process for producing the same, and semiconductor device made therewith and process for producing the same
JP2003069030A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 薄膜トランジスタ及びその製造方法
JP2006019609A (ja) * 2004-07-05 2006-01-19 Hitachi Displays Ltd 画像表示装置
US7439649B2 (en) 2006-06-22 2008-10-21 Seiko Epson Corporation Acoustic wave device and method of manufacturing acoustic wave device
JP2015144258A (ja) * 2013-12-26 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
JP2017098586A (ja) * 2009-09-04 2017-06-01 株式会社半導体エネルギー研究所 半導体装置
JPWO2019180539A1 (ja) * 2018-03-23 2021-04-01 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5350815B2 (ja) * 2009-01-22 2013-11-27 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48101087A (ja) * 1972-03-31 1973-12-20
JPS6165476A (ja) * 1984-09-06 1986-04-04 Sony Corp 薄膜トランジスタの製造方法
JPS631071A (ja) * 1986-06-20 1988-01-06 Hitachi Ltd 薄膜半導体装置
JPS6386567A (ja) * 1986-09-30 1988-04-16 Pioneer Electronic Corp Mis半導体装置
JPH0258273A (ja) * 1988-08-24 1990-02-27 Nec Corp 絶縁ゲート電界効果トランジスタおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48101087A (ja) * 1972-03-31 1973-12-20
JPS6165476A (ja) * 1984-09-06 1986-04-04 Sony Corp 薄膜トランジスタの製造方法
JPS631071A (ja) * 1986-06-20 1988-01-06 Hitachi Ltd 薄膜半導体装置
JPS6386567A (ja) * 1986-09-30 1988-04-16 Pioneer Electronic Corp Mis半導体装置
JPH0258273A (ja) * 1988-08-24 1990-02-27 Nec Corp 絶縁ゲート電界効果トランジスタおよびその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04236424A (ja) * 1991-01-18 1992-08-25 Hitachi Cable Ltd 絶縁膜付き半導体ウェハ及びその製造方法
JPH09251996A (ja) * 1995-06-20 1997-09-22 Semiconductor Energy Lab Co Ltd 半導体装置の製造方法
US6455380B2 (en) 1997-09-06 2002-09-24 Lg Semicon Co., Ltd Semiconductor device and method for fabricating the same
US5952700A (en) * 1997-09-06 1999-09-14 Lg Semicon Co., Ltd. MOSFET device with unsymmetrical LDD region
US6238985B1 (en) 1997-09-06 2001-05-29 Lg Semicon Co., Ltd. Semiconductor device and method for fabricating the same
JP2000243974A (ja) * 1998-12-25 2000-09-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2001052271A1 (en) * 2000-01-14 2001-07-19 Matsushita Electric Industrial Co., Ltd. Dielectric material and process for producing the same, and semiconductor device made therewith and process for producing the same
JP2003069030A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 薄膜トランジスタ及びその製造方法
JP2006019609A (ja) * 2004-07-05 2006-01-19 Hitachi Displays Ltd 画像表示装置
US7439649B2 (en) 2006-06-22 2008-10-21 Seiko Epson Corporation Acoustic wave device and method of manufacturing acoustic wave device
JP2017098586A (ja) * 2009-09-04 2017-06-01 株式会社半導体エネルギー研究所 半導体装置
JP2015144258A (ja) * 2013-12-26 2015-08-06 株式会社半導体エネルギー研究所 半導体装置
JPWO2019180539A1 (ja) * 2018-03-23 2021-04-01 株式会社半導体エネルギー研究所 半導体装置
US11935963B2 (en) 2018-03-23 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12363955B2 (en) 2018-03-23 2025-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device

Also Published As

Publication number Publication date
JP2903134B2 (ja) 1999-06-07

Similar Documents

Publication Publication Date Title
US5313075A (en) Thin-film transistor
JP2585118B2 (ja) 薄膜トランジスタの作製方法
JP3197557B2 (ja) 被膜形成方法
KR20190010704A (ko) 반도체 장치의 제작 방법
JPH04177765A (ja) 半導体装置
JP2652267B2 (ja) 絶縁ゲイト型半導体装置
JP3308513B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3308512B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
JP3658254B2 (ja) 絶縁ゲイト型半導体装置及びその作製方法
JPH08125197A (ja) 半導体装置の作製方法および半導体装置の作製装置
JP3179779B2 (ja) 窒化物絶縁膜の作製方法
JP3143610B2 (ja) 薄膜絶縁ゲイト型半導体装置およびその作製方法
JP3119988B2 (ja) 半導体装置の作製方法
JP2898365B2 (ja) 絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜
JP3173757B2 (ja) 半導体装置の作製方法
JP3155270B2 (ja) 金属酸化物絶縁膜の作製方法
JP2945946B2 (ja) 酸化物絶縁膜の作製方法
JP3173758B2 (ja) 半導体装置およびその作製方法
JP3349475B2 (ja) 半導体装置の作製方法
JP3197531B2 (ja) 半導体装置の作製方法
JP3315190B2 (ja) 薄膜トランジスタの作製方法
JP3340407B2 (ja) 絶縁被膜および半導体装置
JP3120079B2 (ja) 絶縁被膜および半導体装置
JP2001028449A (ja) 半導体装置
JP3340406B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 12