JPH04181183A - 半導体集積回路装置の試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体集積回路装置の試験装置（以下ｒＩＣ
テスタ」と称する）に関するものである。

［従来の技術］ ＩＣテスタは、試験されるＩＣ（集積回路装置）即ち被
試験ＩＣ（以下、被試験ＩＣはｒＤＵＴＪと称する。Ｄ
　Ｕ　Ｔ　：　ｄｅｖｉｃｅ　ｕｎｄｅｒ　ｔｅｓｔ　
）に電源電圧や信号を印加して、このＤＵＴからの出力
信号を期待値と比較することにより、ＤＵＴの電気的特
性を試験するものである。

第５図は従来のＩＣテスタの概略的な構成を示す。この
ＩＣテスタは、制御部５１、原発振器５２、テスト周波
数発生部５４、逓倍器５５、タイミング発生部（１）〜
（ｎ）５６Ｉ〜５６０、パターン発生部５７、フォーマ
ット部（１）〜（ｎ）５８１〜５８．、及びピンエレク
トロニクス部（１）〜（ｎ）５９ｚ〜５９□を有してい
る。図示されたＩＣテスタは、テスタピン毎にタイミン
グ発生部５６．〜５６ｎを有する構成の例であり、タイ
ミング発生部５６、フォーマント部５８及びピンエレク
トロニクス部５９に付された添字１〜ｎはＩＣテスタの
ピン番号１〜ｎに夫々対応している。

以下の説明では特に必要がない限り添字は省略する。

原発振器５２は、テスト周波数発生部５４及び逓倍器５
５に対し一定の周波数の基準周波数信号を与える。この
基準周波数信号はテスト周波数及びテスト波形を形成す
るタイミングの基準となる。

制御部５１は、テストプログラム等のテストデータに基
づいて、テスト周波数発生部５４に所定のテスト周波数
を発生させるためのデータを演算し、テスト周波数発生
部５４に設定する。テスト周波数発生部５４は、一種の
カウンタであり、原発振器５２から与えられる基準周波
数信号をカウントして適宜分周することにより所定のテ
スト周波数の信号を発生し、パターン発生部５７に送出
する。

逓倍器５５は、原発振器５２の基本周波数信号の周波数
を更に逓倍し、波形を形成するタイミングの最小分解能
であるクロック信号を形成して、このクロック信号をタ
イミング発生部５６ｊ〜５６、、に送出する。また、制
御部５１は、テストデータに基づいて、各タイミング発
生部５６．〜５６、、に対し、波形形成のタイミングデ
ータを設定する。各タイミング発生部５６．〜５６．．
は、夫々、逓倍器５５の出力をカウントして前記タイミ
ングデータとの一致を検出することにより、波形の立上
がり、立下がり等のタイミングを生成し、これを各フォ
ーマット部５８．〜５８ｎに送出する。フォーマット部
５８は、タイミング発生部５６で生成されるタイミング
情報に応答し、パターン発生部５７より送出されるパタ
ーン信号に基づいて、所定の波形を形成し、ピンエレク
トロニクス部５９に送出する。ピンエレクトロニクス部
５９はフォーマット部５８から送出される波形を所定の
電圧レベルに増幅し、ＤＵＴに印加する。

ＩＣテスタにおいて、テストプログラム又はンユムと呼
ばれる解析ツールを用いて、ＤＵＴの周波数特性をテス
トする場合、テスト周波数を可変制御し、それに応じた
テスト信号を発生して、ＤＵＴに印加する。第６図を参
照してそのようなＩＣテスタによるＤＵＴのテストの一
例の概要を説明する。第６図（ａ）に示すように、ＤＵ
Ｔの周波数特性を評価する際、テスト周波数をｆＯから
ｆｎまでの範囲でΔｆずつ変化させながら、テストを実
行することにより周波数特性をテストする。

この場合、テスト周波数ｆＯ時に例えば第６図（ｂ）に
示すようなテストレート及び各波形信号ＴＧＩ−ＴＧｎ
のタイミングであるとすると、テスト周波数ｆｎ時のテ
ストレート及び各波形信号ＴＧＩ−ＴＧｎのタイミング
は、例えば第６図（Ｃ）のようになる。テストレートと
はテスト周波数の逆数であり、また第６図において、波
形信号ＴＧＩ　、ＴＧ２・・・ＴＧｎは各ＩＣテスタピ
ンの波形信号を示している。第６図に示した周波数可変
処理のフローを第７図に示す。従来、このフローのよう
に、処理が始まると、テスト周波数ｆ及び波形信号ＴＧ
Ｉ〜ＴＧｎのタイミングが初期値、即ちｆＯ及びＴＩ　
　（ｆｏ　）　〜Ｔｎ　　（ｆＯ）に設定されて、テス
トを行い、以後、テスト周波数ｆが逐次Δｆずつインク
リメント（ｆ＝ｆ＋Δｆ）され、それに応じて波形信号
ＴＧＩ−ＴＧｎのタイミングがＴＩ　　（ｆ）〜Ｔｎ　
　（ｆ）に設定され、テスト周波数ｆが周波数ｆｎを超
えることとなった時点で処理を終了する。即ち、制御部
５１は、テスト周波数をｆＯからｆｎまでの範囲でΔｆ
ずつ変化させる場合、テスト周波数発生部５４及び各タ
イミング発生部５６□〜５６ｎに対し、変化するテスト
周波数に対応したデータを逐次演算し、その都度各タイ
ミング発生部５６．〜５６．に設定しながらテストを実
行していた。

［発明が解決しようとする課題］ 上述した従来のＩＣテスタは、ＤＵＴの周波数特性を評
価する場合、制御部でその都度、各テスト周波数に対応
するテスト周波数発生部及び各タイミング発生部のデー
タを演算し、データバスを介して設定しながらテストを
実行するため、処理時間が長くなるという欠点があった
。

本発明はかかる問題点に鑑みてなされたものであって、
ＤＵＴの周波数特性を評価する際の、テスト周波数を変
化させるための処理時間を低減し、短時間で効率よ＜Ｄ
ＵＴの周波数特性をテストし得るＩＣテスタを提供する
ことを目的とする。

［課題を解決するための手段］ 本発明に係るＩＣテスタは、制御部の制御のもとで、原
発振器の信号の周波数を可変させる周波数シンセサイザ
等で構成された周波数可変部と、この周波数可変部から
の周波数信号に基づくテスト周波数及びタイミングでテ
スト信号を発生する例えばテスト周波数発生部、逓倍器
、及びタイミング発生部等の手段とを有していることを
特徴とする。

［作用］ 本発明のＩＣテスタにおいては、周波数信号に基づいて
テスト信号を発生する手段の例えばテスト周波数発生部
及びタイミング発生部等に固定のデータを設定し、これ
らのデータは変化させずに、周波数シンセサイザ等で構
成された周波数可変部にて、原発振器から出力される周
波数信号の周波数を変化させ、この周波数信号を前記テ
スト信号を発生する手段の例えばテスト周波数発生部及
び逓倍器に与えることにより、テスト周波数及びテスト
信号のタイミングを所定の周波数範囲及び変化量で変化
させる。従って、前記周波数信号に基づいてテスト信号
を発生する手段の例えばテスト周波数発生部及びタイミ
ング発生部等の設定データを逐次可変設定する必要がな
く、制御部の制御が簡略化され、テスト周波数を変化さ
せるための処理時間が低減される。

［実施例コ 以下、添付の図面を参照して、本発明の実施例について
説明する。

第１図は、本発明の第１の実施例に係るＩＣテスタの構
成を示す。第１図に示すＩＣテスタは、制御部１、原発
振器２、周波数可変部３、テスト周波数発生部４、逓倍
器５、タイミング発生部（１）〜（ｎ）６＋〜６ｎＮパ
タ一ン発生部７、フォーマット部（１）〜（ｎ）８＋〜
８゜、及びピンエレクトロニクス部（１）〜（ｎ）９．
〜９、、を具備する。タイミング発生部６、フォーマッ
ト部８及びピンエレクトロニクス部９に付された添字１
〜ｎはＩＣテスタのピン番号１〜ｎに夫々対応しており
、以下の説明では特に必要がない限り添字は省略する。

この実施例の構成でＤＵＴの周波数特性を評価する場合
、制御部１は、予め、第３図に示すように、テスト周波
数可変範囲ｆＯ〜ｆｎ及び変化量Δｆに対応する周波数
可変部３の周波数可変範囲ＦＯ〜Ｆｎ及び変化量ΔＦを
演算する。また、制御部１は、周波数可変部３の出力周
波数ＦＯで、テスト周波数ｆＯのタイミングが得られる
ように、テスト周波数発生部４及び各タイミング発生部
６１〜６．．に対し、データを設定する。次に制御部１
は、テスト周波数を変化させる場合は、テスト周波数発
生部４及び各タイミング発生部６、〜６ｎのデータは変
化させずに、そのテスト周波数に相当する周波数可変部
３の出力周波数を変化させるべく、周波数可変部３に対
しデータを送出し周波数可変部３の出力周波数を設定制
御する。このようにすることによりテスト周波数発生部
４及び各タイミング発生部６□〜６ｎがカウントを行う
タイミング信号の周期が変化するため結果としてテスト
周波数及びタイミング信号が変化する。

テスト周波数の変化量とタイミング信号の変化量は一次
の関係にあり、テストプログラムに記述されたテスト周
波数とタイミング信号の時間的関係と相似である。

この場合の処理フローを第４図に示す。このフローのよ
うに、処理が始まると、周波数可変部３の出力周波数Ｆ
１テスト周波数ｒ及び波形信号ＴＧ１〜ＴＧｎのタイミ
ングが初期値、即ちＦＯｌｆＯ及びＴＩ　　（ｆＯ）　
〜Ｔｎ　　（ｆＯ）に設定されて、テストを行い、以後
、周波数可変部３の出力周波数Ｆが逐次ΔＦずつインク
リメン）　（Ｆ＝Ｆ＋ΔＦ）され、テスト周波数ｆが周
波数ｆｎを超えることとなった時点で処理を終了する。

この場合、周波数可変部３の出力周波数Ｆが逐次ΔＦず
つインクリメント（Ｆ＝Ｆ＋ΔＦ）されると、タイミン
グ発生部６の設定値を変えることなく、周波数Ｆに応じ
たタイミングＴＩ　　（ｆ）〜Ｔｎ　　（ｆ）で波形信
号ＴＧＩ−ＴＧｎが生成される。即ち、制御部１は、テ
スト周波数をｆＯからｆｎまでの範囲でΔＦずつ変化さ
せる場合、変化するテスト周波数に対応して周波数可変
部３の出力周波数をＦＯからＦｎまでの範囲でΔＦずつ
変化させるように周波数可変部３を制御しながらテスト
を繰り返す。

第２図は、本発明の第２の実施例に係るＩＣテスタの構
成を示す。第２図に示すＩＣテスタは、図示のように従
来と同様に原発振器２よりテスト周波数と最小クロック
を発生するテスト周波数発生部４Ｂ及び逓倍器５Ｂの系
と、上述の本発明の第１の実施例と同様に原発振器２の
信号を周波数変化させ、この周波数によりテスト周波数
と最小クロツタを発生するテスト周波数発生部４Ａ及び
逓倍器５Ａの系との２系統を有し、且つこれらの信号系
を制御部１の制御のもとて選択可能とする切換え部１０
ｏ〜１０．．を有する。

本発明は、上述の実施例に限定されず、例えば、周波数
可変部が原発振器の出力を受けて周波数を可変制御する
代わりに原発振器自体の発振周波数を可変制御する周波
数可変部とする等、種々変形して実施することができる
。

［発明の効果コ 以上述べたように、本発明によれば、周波数信号に基づ
いてテスト信号を発生する手段に固定のデータを設定し
、原発振器の信号の周波数を周波数可変部にて可変制御
し、この信号を前記周波数信号に基づいてテスト信号を
発生する手段に与えてテスト周波数及び各信号のタイミ
ングを変化させることにより、テスト周波数を変化させ
る処理時間を低減することができ、短時間で効率よ（Ｄ
ＵＴの周波数特性をテストし得るＩＣテスタを提供する
ことができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例による半導体集積回路装
置の試験装置のｗｉを示すブロック図、第２図は本発明
の第２の実施例による半導体集積回路装置の試験装置の
概要を示すブロック図、第３図は本発明の第１の実施例
におけるテスト周波数と周波数可変部の出力周波数との
関係を示す図、第４図は前記第１の実施例によりテスト
周波数及び各信号のタイミングを変化させる場合の処理
のフローを示す図、第５図は従来の半導体集積回路装置
の試験装置の概要を示すブロック図、第６図は前記従来
の半導体集積回路装置の試験装置においてテスト周波数
及び各信号のタイミングを変化させる様子を説明するた
めの図、第７図は従来の装置によりテスト周波数及び各
信号のタイミングを変化させる場合の処理のフローを示
す図である。 １；制御部、２；原発振器、３；周波数可変部、４．４
Ａ、４Ｂ；テスト周波数発生部、５．５Ａ。 ５Ｂ；逓倍器、６．〜６ｎ　；タイミング発生部、７；
パターン発生部、８．〜８．．；フォーマットｆｓ、９
．〜９ｎ　；ピンエレクトロニクス部、ｌＯｏ〜１０．
、；切換え部

Claims (1)

【特許請求の範囲】
1. （１）制御部と、この制御部により制御されて原発振部
   の出力信号の周波数を可変制御する周波数可変手段と、
   この周波数可変手段により周波数が可変制御された周波
   数信号を受け、前記制御部により制御されて、前記周波
   数信号に応じたテスト周波数及びタイミングでテスト信
   号を発生する手段とを具備することを特徴とする半導体
   集積回路装置の試験装置。