JPH04181802A - 判定帰還形等化器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は判定帰還形等化器に関し、特に、多値直交振幅
変調又は多相位相変調を用いたデジタル無線通信装置の
受信側で使用される判定帰還形等化器に関する。

【従来の技術】

近年、デジタル無線通信システムでは、伝搬路で発生す
る周波数選択性フェージングによる回線品質の劣化を克
服するために、受信側において、トランスバーサル・フ
ィルタを用いたトランスバーサル形等化器が使用されて
いる。さらに、強力な等化特性を有するものに判定帰還
形等化器がある。 第２図に従来用いられている全デジタル形５タップ構成
の判定帰還形等化器を示す。 第２図において、データ入力端子１に復調回路（図示せ
ず）より入力されたアナログベースバンド信号は、利得
調整回路１１に供給される。利得調整回路１１は、伝搬
路でフェージングが発生し波形歪が生じた場合にも、後
置されるアナログ・デジタル変換器（Ａ／Ｄ変換器）１
２の規定人力範囲を越えないように、アナログベースバ
ンド信号を圧縮率１／Ｋ（Ｋ≧１）で圧縮した後、圧縮
された信号をＡ／Ｄ変換器１２に送出する。 Ａ／Ｄ変換器１２には、クロック入力端子２よりクロッ
ク信号ＣＬＫが供給される。Ａ／Ｄ変換器１２は、標本
化周波数ｆｃで、圧縮された信号を標本・量子化し、標
本化された信号をＮビットのデジタル信号列Ｓ１として
判定帰還形トランスバーサル・フィルタ部１０１に送出
する。 判定帰還形トランスバーサル・フィルタ部１０１は前方
等化器２０１と後方等化器２０２とを有する。 前方等化器２０１において、デジタル信号列Ｓ１は、第
１の乗算器２５に供給されると共に、第１の遅延回路２
１に供給される。第１の遅延回路２１の出力信号は第２
の乗算器２６に供給されると共に、第２の遅延回路２２
に供給される。第２の遅延回路２２の出力信号は第３の
乗算器２７に供給される。 一方、判定帰還形トランスバーサル・フィルタ部１０１
の出力信号Ｓｌ’を判定する判定回路１４′の出力信号
Ｓｌ’は後方等化器２０２に供給される。 後方等化器２０２において、判定回路１４′の出力信号
Ｓｌ’は第３の遅延回路２３に供給される。第３の遅延
回路２３の出力信号は、第４の乗算器２８に供給される
と共に、第４の遅延回路２４に供給される。第４の遅延
回路２４の出力信号は第５の乗算器２９に供給される。 これら遅延回路２１〜２４は、フリップ・フロップ等で
構成され、一般にはそれぞれ１ビツトの遅延を与える。 第１乃至第５の乗算器２５〜２９において、入力デジタ
ル信号はそれぞれ制御信号発生回路１０２により供給さ
れるタップ係数ｃ、、２．ｃ−，，Ｃｏ　。 Ｃ，、Ｃ２が乗ぜられ、それぞれ乗算器出力ｍ−２゜ｍ
　−１，ｍｏ、　ｍ　１．　ｍ　２として、加算器１３
に供給される。 加算器１３は、乗算器出力ｍ−２，ｍ−＋、ｍＯ。 ｍ、、ｍ２をデジタル加算することにより、原信号Ｓ１
に含まれていたフェージング等による符号量干渉を除去
し、等化デジタル信号列Ｓｌ’を後処理回路１５及び上
記判定回路１４′へ出力する。 判定回路１４′は、入力される信号レベル値（２進数）
を、これと最も近い理想信号レベル値に判定して判定結
果信号を出力する。 その結果、遅延回路２３．２４及び乗算器２８゜２９で
構成される後方等化部２０２にはフェージング等による
波形歪が除去された後の判定信号が供給される。そのた
め、乗算器へのタップ係数が正確でかつ乗算出力が飽和
しない限り、後方等化器２０２で除去しうる符号量干渉
は完全に等化される。 また、後処理回路１５は、利得調整回路１１て１／に倍
に圧縮された原信号を本来の正しいレベルに戻すために
用いられる。 後処理回路１５で正しいレベルに修正された信号は、本
等化器の出力信号としてデータ出力端子３に出力される
。 次に、上述した判定回路１４′及び後処理回路１５の動
作について具体例を挙げて詳しく説明する。 データ入力端子１への入力信号として、１６値直交振幅
変調（１６ＱＡＭ）のベースバンド信号である４値信号
を考える。 この４値信号の理想値は、第３図（ａ）の白丸Ａ、Ｂ、
Ｃ，Ｄで示すレベルを有し、各点がそれぞれ第１、第２
ビツトの２ビツトの情報信号（００）、（０１）、（１
０）、（１１）を表している。尚、第３ビツト以下のビ
ットは、理想値からのずれを表わす誤差信号である。 今、圧縮率１／Ｋが１／２であるとすれば、点Ａ、Ｂ、
Ｃ，Ｄは、第３図（ａ）の黒丸で示される点Ａ’　、Ｂ
’　、Ｃ’　、Ｄ’に圧縮される。点Ａ’　、Ｂ’　、
Ｃ’　、Ｄ’の理想値は、それぞれ３ビット信号（０１
０）、（０１１）、（１００）。 （１０１）で表わされる。この場合は、第４ビツト以下
のビットが誤差信号を表わしている。 判定帰還形トランスバーサル・フィルタ部１０１の出力
信号Ｓｌ’　は、熱雑音や除去しきれない符号量干渉を
含んでいるため、誤差信号はランダムに変化している。 従って、第１〜第Ｎビツトの信号を、後方等化器２０２
にそのまま帰還入力すると、等化部の入力に誤差が含ま
れるので、十分が等化ができない。 そこで、判定回路１４′において、デジタル信号列Ｓｌ
’を第３図（ｂ）に従い、第１〜第３ビツトは４つの理
想値（０１０）、（０１１）。 （１００）、（１０１）のいずれかに一意的に判定し、
第４ビツト以下は固定値１００・・・０としている。こ
こで、“・・・”はすべて“０°を示す。例えば、Ｎ−
５の場合、信号Ｓｌ’　−１００１１の判定値はＳｌ’
−１００１０となり、また、信号Ｓｌ”　−１１１００
の判定値はＳｌ’−１０１１０となる。 一方、後処理回路１５は、１／２に圧縮された信号を２
倍にして原信号に戻すために、第３図（Ｃ）に従って信
号変換を行い、パス１′、パス２′、パス３′の３ビツ
トの信号を出力する。例えば、信号Ｓｌ’　−１００１
１の後処理回路１５の出力はＤ−１０１となり、又、信
号Ｓｌ’　−１１１００の後処理回路１５の出力はＤ−
１１１となる。バス１′とバス２′は情報ビットであり
、バス３′は誤差信号の極性を表わす誤差ビットである
。 タップ係数Ｃ−２，Ｃ−１，Ｃｏ　、Ｃ１，Ｃ２は、制
御信号発生回路１０２より、極性信号ｄ（前記パス１′
）と誤差信号ｅ（前記バス３′）の間の相関をとり、時
間平均出力として得られる。このタップ係数生成の原理
は、「適応形自動等化アルゴリズム」として文献（たと
えば、電子通信学会編「デジタル信号処理」第１１章、
昭和５０年）等に詳述されているので、ここでは省略す
る。 第４図に上述した従来の判定帰還形等化器の２波干渉フ
工−ジング等化特性を示す。第４図はシグニチャ・カー
ブとも呼ばれ、横軸にフェージングのノツチ周波数のス
ペクトラムの中心からの偏移をクロック周波数で正規化
したノツチ位置ｆ。 をとり、縦軸に反射波（遅延波）の振幅を主波の振幅で
正規化した振幅比ρがとられている。ノツチ深さＤｎは
、Ｄｎ＝−２０１ｏｇ（１ｐ）ｄＢで表わされるので、
ρ−１でノツチ深さは最大１ｏｏｌとなる。ノツチ位置
ｆ６及び振幅比ρをパラメータとして、誤り率Ｐｅ−ｌ
Ｘｌ０−’となるｆ４とρの点をつないだものが曲線Ｓ
であり、Ｓで囲まれた領域内ではＰｅ＞ｌＸｌ０−’と
なっている。従って、Ｓで囲む面積が小さい程、等化部
の能力が秀れている。０くρく１の範囲では、主波より
干渉波が遅れているので、後方等化部２０２で符号量干
渉を除去し、ρ〉１の範囲では、遅延波が主波となるの
で逆に前方等化部２０１で符号量干渉を除去している。 前述した如く、判定帰還形等化器では、後方等化器２０
２の入力信号は、等化器の判定信号であるので理想値と
ほぼ一致する。このため、第４図のＯくρく１では、は
ぼ完全に等化されているのが分かる。一方、ρ〉１の時
、前方等化器２０１の人力は、符号量干渉が除去されて
いない信号であるため、等化能力はＯくρく１に比して
劣っている。 尚、上述の２波干渉フエージングについては、文献（た
とえば、「ディジタル無線通信」第４章、産業図書等）
に詳述されているので、ここでは詳しい説明を省略する
。 前述した、前方及び後方等化器で使われる乗算器は、通
常、入力レベル、タップ係数、出力レベルとも一１以上
＋１以下の値をとる。

【発明が解決しようとする課題】

この従来の判定帰還形等化器では、ρをＯから１に近づ
けていくと、ρ−１の近辺で乗算器出力が限界に達する
ため、ρ−１を越えて等化することは不可能であった。 本発明の目的は、大きな等化能力が得られる判定帰還形
等化器を提供することにある。

【課局を解決するための手段】

本発明による判定帰還形等化器は、復調回路より供給さ
れるアナログ・ベースバンド信号を１７Ｋ　（Ｋ≧１）
に圧縮し、圧縮された信号を出力する利得調整回路と、
前記圧縮された信号を標本・量子化し、標本化された信
号を８カするアナログ・デジタル変換器と、前記標本化
された信号の出力デジタル信号列を前方等化部の入力と
し、拡大判定された信号の出力デジタル信号列を後方等
化部の入力とし、タップ係数を用いて等化を行い、等化
デジタル信号列を出力する判定帰還形トランスバーサル
・フィルタ部と、前記等化デジタル信号列をＬ　（Ｌ＞
１）倍に拡大した後に判定を行い、前記拡大判定された
信号を出力する拡大判定回路と、前記等化デジタル信号
列をに倍に拡大・判定し、極性信号を含むデータ信号と
誤差信号とを出力する後処理回路と、前記誤差信号と前
記データ信号との相関及び時間平均をとることより、前
記タップ係数を生成する制御信号発生回路と、を有する
こと特徴とする。 前記制御信号発生回路に供給される前記データ信号の代
わりに、前記標本化された信号又は前記等化デジタル信
号列を用いて良い。　　　−

【作　用】

判定帰還形トランスバーサル・フィルタ部の出力値は、
利得調整回路により１／Ｋに圧縮されているが、これを
判定帰還形トランスバーサル・フィルタ部の後方等化器
に判定帰還する際に、拡大判定回路によりＬ倍に拡大し
た後、判定帰還することにより、後方等化器の各乗算器
出力もＬ倍となるため、従来より等化能力の限界値を広
げることができる。

【実施例】

次に本発明について図面を参照して説明する。 第１図を参照すると、本発明の一実施例による判定帰還
形等化器は、判定回路１４の代わりに拡大判定回路１０
３を使用している点を除いて、第２図に示されたものと
同様の構成を有する。 以下、本発明の主眼である拡大判定回路１４について説
明する。 従来の判定帰還形等化器において、すでに説明した様に
、ρ−０から遅延波（反射波）の振幅を大きくしていっ
た場合、ρ−１付近で等化能力か限界に達してしまう原
因は、後方等化部２０２のタップ係数、すなわち乗算器
２８．２９の係数か最大に達し、乗算能力も限界に達し
てしまうからである。このとき従来例では、乗算器の入
力には、１／Ｋに圧縮された判定出力が判定回路１４′
から供給されている。これの代わりに、本実施例では、
拡大判定回路１４によりＬ倍に拡大された判定出力を乗
算器に供給している。その結果、乗算出力もＬ倍に増大
するので、等化能力が従来の判定帰還形等化器よりも大
幅に向上する。 第５図に本実施例の判定帰還形等化器の等化特性Ｓ′を
示す。本実施例の判定帰還形等化器は、従来の判定帰還
形等化器の等化特性（点線部）より大きなρに対しても
等化することがわかる。 第６図にＬ−２の場合の拡大判定回路１４の動作の様子
を示す。たとえば、信号の範囲がＡ′の場合、拡大判定
回路１４の出力は００１００・・・０となり、又、信号
の範囲がＣ′の場合は１０１００・・・０となる。 拡大判定回路１４は、ＲＯＭ　（リード・オンリ・メモ
リ）等の記憶素子やアンド・ゲートやオア・ゲート等の
論理回路により容易にかつ安値に構成できる。Ｌの値は
、１くＬ≦にの範囲であれば、判定帰還形トランスバー
サル・フィルタ部の乗算器は、従来と同じ機能のものが
使用でき、係数ビット数や出力ビツト数を増加する必要
がない。 本発明の他の長所は、一般に深いフェージングを等化す
る場合、波形歪によりＡ／Ｄ変換器１２の人力レベルを
絞るため、Ｋは大きな値となるが、この時、Ｋに比例し
てＬも大きな値にできるため、ますます等化能力を向上
することができるということである。即ち、Ｋを大きな
値に設定し、より大きな波形歪を受は入れられる様にす
ればするほど、Ｌも大きな値にできて、ますます大きな
波形歪を等化できるという、相乗効果か得られる。 勿論、乗算器の出力ビツト数が大きいものを用いれば、
ＬはＫより大きな値に設定でき、さらに大きな等化能力
が得られる。 また、クロック周波数ｆＣが高くて、拡大判定回路１４
の遅延が１ビツト（１クロック周期）を越える場合には
、後方等化器２０２として、第２図の後方等化器２０２
から遅延回路２３を除去したものを用いればよい。 制御信号発生回路１０２では、極性信号ｄは後処理回路
１５の出力より得ているが、判定帰還形トランスバーサ
ル・フィルタ１０１の入力又は出力から得ても良い。ま
た、極性（第１ビツト）のみでなく、第２ビツト以下の
信号も含めたデータ信号を用いても良い。 以上の説明では、１次元５タツプ形の判定帰還形等化器
について説明したが、もちろん、他のタップ数について
も、本発明が適用できるのは明らかである。また、直交
振幅変調や多相位相変調の場合には、本等化部を４個用
いてたすきかけ構成にした直交２次元形等化器が用いら
れるが、この様な場合にも本発明が適用されるのは明ら
かである。

【発明の効果】

以上説明したように、本発明の判定帰還形等化器は、判
定帰還形トランスバーサル会フィルタ部の出力と後方等
化器の判定帰還入力との間に、拡大判定回路を挿入して
、判定帰還される信号のレベルをＬ倍に拡大することに
より、従来の判定帰還形等化器より、大きな等化能力が
得られるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例による判定帰還形等化器を示
すブロック図、第２図は従来の判定帰還形等化器を示す
ブロック図、第３図は第２図中の利得調整回路、後処理
回路、判定回路の動作を説明するための図、第４図は第
２図に示された従来の判定帰還形等化器の等化能力を示
す図、第５図は第１図に示された本発明の実施例による
判定帰還形等化器の等化能力を示す図、第６図は第１図
中の拡大判定回路の動作を示す図である。 １１・・・利得調整回路、１２・・・アナログ・デジタ
ル変換器、１３・・・加算器、１４・・・拡大判定回路
、１５・・・後処理回路、１０１・・・判定帰還形トラ
ンスバーサル・フィルタ部、１０２・・・制御信号発生
回路、２０１・・・前方等化器、２０２・・・後方等化
器。 第４図 八ｆｃＬ 第５図 △ｆｄ 第６図 （Ｌ−２（Ｉ）場合）

Claims (1)

1. 【特許請求の範囲】 １、復調回路より供給されるアナログ・ベースバンド信
   号を１／Ｋ（Ｋ≧１）に圧縮し、圧縮された信号を出力
   する利得調整回路と、 前記圧縮された信号を標本・量子化し、標本化された信
   号を出力するアナログ・デジタル変換器と、 前記標本化された信号を前方等化器の入力とし、拡大判
   定された信号を後方等化器の入力とし、タップ係数を用
   いて等化を行い、等化デジタル信号列を出力する判定帰
   還形トランスバーサル・フィルタ部と、 前記等化デジタル信号列をＬ（Ｌ＞１）倍に拡大して判
   定を行い、前記拡大判定された信号を出力する拡大判定
   回路と、 前記等化デジタル信号列をＫ倍に拡大・判定し、極性信
   号を含むデータ信号と誤差信号とを出力する後処理回路
   と、 前記誤差信号と前記データ信号との相関及び時間平均を
   とることより、前記タップ係数を生成する制御信号発生
   回路と、 を有すること特徴とする判定帰還形等化器。 ２、復調回路より供給されるアナログ・ベースバンド信
   号を１／Ｋ（Ｋ≧１）に圧縮し、圧縮された信号を出力
   する利得調整回路と、 前記圧縮された信号を標本・量子化し、標本化された信
   号を出力するアナログ・デジタル変換器と、 前記標本化された信号を前方等化器の入力とし、拡大判
   定された信号を後方等化器の入力とし、タップ係数を用
   いて等化を行い、等化デジタル信号列を出力する判定帰
   還形トランスバーサル・フィルタ部と、 前記等化デジタル信号列をＬ（Ｌ＞１）倍に拡大して判
   定を行い、前記拡大判定された信号を出力する拡大判定
   回路と、 前記等化デジタル信号列をＫ倍に拡大・判定し、極性信
   号を含むデータ信号と誤差信号とを出力する後処理回路
   と、 前記誤差信号と前記標本化された信号との相関及び時間
   平均をとることより、前記タップ係数を生成する制御信
   号発生回路と、 を有することを特徴とする判定帰還形等化器。 ３、復調回路より供給されるアナログ・ベースバンド信
   号を１／Ｋ（Ｋ≧１）に圧縮し、圧縮された信号を出力
   する利得調整回路と、 前記圧縮された信号を標本・量子化し、標本化された信
   号を出力するアナログ・デジタル変換器と、 前記標本化された信号を前方等化器の入力とし、拡大判
   定された信号を後方等化器の入力とし、タップ係数を用
   いて等化を行い、等化デジタル信号列を出力する判定帰
   還形トランスバーサル・フィルタ部と、 前記等化デジタル信号列をＬ（Ｌ＞１）倍に拡大して判
   定を行い、前記拡大判定された信号を出力する拡大判定
   回路と、 前記等化デジタル信号列をＫ倍に拡大・判定し、極性信
   号を含むデータ信号と誤差信号とを出力する後処理回路
   と、 前記誤差信号と前記等化デジタル信号列との相関及び時
   間平均をとることより、前記タップ係数を生成する制御
   信号発生回路と、 を有すること特徴とする判定帰還形等化器。