JPH04181830A - 誤り試験方式 - Google Patents
誤り試験方式Info
- Publication number
- JPH04181830A JPH04181830A JP30882490A JP30882490A JPH04181830A JP H04181830 A JPH04181830 A JP H04181830A JP 30882490 A JP30882490 A JP 30882490A JP 30882490 A JP30882490 A JP 30882490A JP H04181830 A JPH04181830 A JP H04181830A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- channels
- channel
- bits
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims abstract 2
- 238000010998 test method Methods 0.000 claims description 6
- 230000001934 delay Effects 0.000 claims description 2
- 238000005259 measurement Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は誤り試験方式、特に複数のチャンネル信号を多
重化して伝送する伝送系のチャンネルごとの誤り試験を
行う際に用いる誤り試験方式に関するものである。
重化して伝送する伝送系のチャンネルごとの誤り試験を
行う際に用いる誤り試験方式に関するものである。
［従来の技術］
従来誤り試験を行なう場合は、第３図に示すように、パ
ターン発生器１と誤り測定器１３を用いて１スイッチ１
２１，１２２によりチャンネルごとに切替えて試験を実
施していた。
ターン発生器１と誤り測定器１３を用いて１スイッチ１
２１，１２２によりチャンネルごとに切替えて試験を実
施していた。
［発明が解決しようとする課題］
しかしながら、従来の試験方法では、１種類のデータ信
号を伝送する場合と比較すると、チャンネルの数に比例
して測定時間が増加するとともに。
号を伝送する場合と比較すると、チャンネルの数に比例
して測定時間が増加するとともに。
全チャンネルの漏話試験を同時に実施するためには、チ
ャンネルの数だけパターン発生器と誤り検出器が必要に
なると云う問題点があった。
ャンネルの数だけパターン発生器と誤り検出器が必要に
なると云う問題点があった。
［本発明は従来のもののこのよう問題点を解決し。
パターン発生器１台が複数のチャンネルの誤り試験を同
時に実施できる誤り検出方式を提供するものである。
時に実施できる誤り検出方式を提供するものである。
［課題を解決するための手段］
本発明は複数のチャンネルの信号を多重化して伝送する
送信系と多重化された信号を各チャンネルに分離する受
信系を含む伝送系において、送信系は１台のパターン発
生器と、該パターン発生器からのデータ信号をチャンネ
ルごとにビット単位で遅延量を変えて多重変換部に人力
する遅延回路とを含み、受信系は分離変換部出力を送信
系も含めたチャンネルごとのビット遅延量が全チャンネ
ルとも同じになるように遅延する遅延回路と、該遅延回
路出力を比較する比較器を含んで構成される。
送信系と多重化された信号を各チャンネルに分離する受
信系を含む伝送系において、送信系は１台のパターン発
生器と、該パターン発生器からのデータ信号をチャンネ
ルごとにビット単位で遅延量を変えて多重変換部に人力
する遅延回路とを含み、受信系は分離変換部出力を送信
系も含めたチャンネルごとのビット遅延量が全チャンネ
ルとも同じになるように遅延する遅延回路と、該遅延回
路出力を比較する比較器を含んで構成される。
［実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
多重変換部４は４チヤンネルの信号を多重化しており、
パターン発生器１と各チャンネル入力端子３の間にそれ
ぞれｎ ｌ ＋ １２ ＋ ｎ ３ ＋ ｎ ４
ビツトの遅延回路２１，２２．２３．２４が挿入されて
いる。これにより、各チャンネルの信号か擬但的に異な
ったパターンになるような効果を持たせ７チヤンネル間
の漏話を試験することができる。また伝送路でのバース
ト誤りに対しても有効である。
パターン発生器１と各チャンネル入力端子３の間にそれ
ぞれｎ ｌ ＋ １２ ＋ ｎ ３ ＋ ｎ ４
ビツトの遅延回路２１，２２．２３．２４が挿入されて
いる。これにより、各チャンネルの信号か擬但的に異な
ったパターンになるような効果を持たせ７チヤンネル間
の漏話を試験することができる。また伝送路でのバース
ト誤りに対しても有効である。
今、仮に遅延量の関係がｎ Ｈ＜ ｎ ２ ＜ ３ ＜
ｎ ４とすると、送信側と受信側の遅延回路での総遅
延量が全チャンネルとも０４ビツトになるように受信側
で調節するため（ｎ４ ｎ＋ ）ビット遅延の遅延回路
８１．（ｎ４ ｎ２）ビット遅延の遅延回路８２．（ｎ
４ ｎ３）ビット遅延の遅延回路８３を設ければ比較
器８の入力位相は全て同一になる。したがって、送受信
間で誤りか発生しなければ４チヤンネルとも同一の信号
になり、４チヤンネルを同時に比較器９て比較すること
により。
ｎ ４とすると、送信側と受信側の遅延回路での総遅
延量が全チャンネルとも０４ビツトになるように受信側
で調節するため（ｎ４ ｎ＋ ）ビット遅延の遅延回路
８１．（ｎ４ ｎ２）ビット遅延の遅延回路８２．（ｎ
４ ｎ３）ビット遅延の遅延回路８３を設ければ比較
器８の入力位相は全て同一になる。したがって、送受信
間で誤りか発生しなければ４チヤンネルとも同一の信号
になり、４チヤンネルを同時に比較器９て比較すること
により。
誤りのチエツクを行なうことができる。
第２図は実際の回路構成の一例で、光伝送系のため電気
−光変換部１１と光−電気変換部１２か追加されている
。送信側のビット遅延にはシフトレジスタ２を用いてお
り、第１図の遅延量には。
−光変換部１１と光−電気変換部１２か追加されている
。送信側のビット遅延にはシフトレジスタ２を用いてお
り、第１図の遅延量には。
ｎｌ−０，ｎ２−２．ｎ３−５．ｎ４−８が対応する。
従って受信側の遅延回路８１．８２．８３はそれぞれ８
ビツト、６ビツト、３ビツト遅延となる。
ビツト、６ビツト、３ビツト遅延となる。
受信側の比較器９は、論理ゲートを用いてチャンネルの
全ての組合せを同時に比較している。
全ての組合せを同時に比較している。
［発明の効果コ
以上説明したように２本発明の試験方式により。
パターン発生器１台と遅延回路及び比較器を用いるだけ
で複数のチャンネルの誤り試験を同時に実施でき、測定
器と測定時間の大幅な削減が可能になる効果がある。
で複数のチャンネルの誤り試験を同時に実施でき、測定
器と測定時間の大幅な削減が可能になる効果がある。
第１図は本発明の一実施例のブロック図、第２図は第１
図に示したブロック図の回路構成図、第３図は従来のも
ののブロック図である。 記号の説明：１・・・パターン発生器、２・・・シフト
レジスタ、２１，２２．２３．２４・・・ビット遅延回
路、３・・・多重変換部入力端子、３１，３２．３３・
・・ビット遅延回路、４・・・多重変換部、５・・・伝
送路、６・・・分離変換部、７・・分離変換部出力端子
。 ９・・・比較器、１０・・・比較器出力端子、１１・・
・電気−光変換部、１２・・・光−電気変換部、１２１
，１２２・・・チャンネル切替用スイッチ、１３・・・
誤り測定器。
図に示したブロック図の回路構成図、第３図は従来のも
ののブロック図である。 記号の説明：１・・・パターン発生器、２・・・シフト
レジスタ、２１，２２．２３．２４・・・ビット遅延回
路、３・・・多重変換部入力端子、３１，３２．３３・
・・ビット遅延回路、４・・・多重変換部、５・・・伝
送路、６・・・分離変換部、７・・分離変換部出力端子
。 ９・・・比較器、１０・・・比較器出力端子、１１・・
・電気−光変換部、１２・・・光−電気変換部、１２１
，１２２・・・チャンネル切替用スイッチ、１３・・・
誤り測定器。
Claims (2)
- （１）複数のチャンネルの信号を多重化して伝送する送
信系と多重化された信号を各チャンネルに分離する受信
系を含む伝送系において、 前記送信系は１台のパターン発生器と、該パターン発生
器からのデータ信号をチャンネルごとにビット単位で遅
延量を変えて多重変換部に入力する遅延回路とを含み、 前記受信系は分離変換部出力を前記送信系も含めたチャ
ンネルごとのビット遅延量が全チャンネルとも同じにな
るように遅延する遅延回路と、該遅延回路出力を比較す
る比較器とを含むことを特徴とする誤り試験方式。 - （２）前記送信系に電気−光変換部、前記受信系に光−
電気変換部を含むことを特徴とする請求項第（１）項記
載の誤り試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30882490A JPH04181830A (ja) | 1990-11-16 | 1990-11-16 | 誤り試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30882490A JPH04181830A (ja) | 1990-11-16 | 1990-11-16 | 誤り試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04181830A true JPH04181830A (ja) | 1992-06-29 |
Family
ID=17985748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30882490A Pending JPH04181830A (ja) | 1990-11-16 | 1990-11-16 | 誤り試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04181830A (ja) |
-
1990
- 1990-11-16 JP JP30882490A patent/JPH04181830A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6961317B2 (en) | Identifying and synchronizing permuted channels in a parallel channel bit error rate tester | |
| EP0214215B1 (en) | Arrangement for accessing and testing telecommunication circuits | |
| US4858224A (en) | Diagnostic method of equipment and system using the same | |
| CN104871488B (zh) | 同时测试多数据包信号收发器的方法 | |
| ATE7439T1 (de) | Verfahren zum funktionsfaehighalten einer digitalen nachrichtenuebertragungseinrichtung und anwendung desselben. | |
| US6871311B2 (en) | Semiconductor integrated circuit having a self-testing function | |
| JPH04181830A (ja) | 誤り試験方式 | |
| US5202845A (en) | Optical signal processing method and apparatus using coupled channels | |
| US6516434B1 (en) | Application-specific integrated circuit (ASIC) for use in communication facilities of a digital network | |
| US5136583A (en) | Data-communication method for loop-type network having portable slave stations connectable to addressable junction boxes permanently connected in the network | |
| JP2001318128A (ja) | 自己テスト機能を備える半導体装置および当該半導体装置のテスト方法 | |
| US5473597A (en) | Test circuit of multiplex equipment | |
| JPS6033757A (ja) | 符号誤り率測定装置 | |
| SU1383508A1 (ru) | Преобразователь последовательного кода в параллельный | |
| JPH0438174B2 (ja) | ||
| SU720758A1 (ru) | Устройство определени цикла повторени информации | |
| JP3262284B2 (ja) | 半導体試験装置 | |
| SU633151A1 (ru) | Устройство межканального фазировани | |
| SU717760A1 (ru) | Устройство дл логарифмировани двоичных чисел | |
| JPH0951317A (ja) | ループバック試験方法 | |
| JPH04103236A (ja) | 多重変換装置 | |
| KR970009441A (ko) | 채널 루프백 경로를 이용한 디지탈 트렁크 채널 테스트 장치 및 방법 | |
| JPH01190142A (ja) | 折り返し試験機能付多重変換装置 | |
| JPH01256833A (ja) | 回線別パリティエラー検出方式 | |
| JPH05268207A (ja) | フレーム同期システム |