JPH04182731A - 演算方法及び演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は２進数以外の数値の演算方法及び演算装置に
関するものであり、たとえば、１０進数演算命令の中の
四則演算の処理等に関するものである。

［従来の技術］ 第３図は１０進乗算命令の例であり、　（３０１は命令
やデータを格納する記憶部であり、Ｌｌは第１オペラン
ドの長さ、Ｌ２は第２オペランドの長さ、ｏｐｉは第１
オペランドのアドレス、Ｏ２０は第２オペランドのアド
レス、１０進数（Ｘ）は１０進数の値Ｘをもつ第１オペ
ランド、１０進数（Ｙ）は１０進数の値Ｙをもつ第２オ
ペランドである。

第４図は、従来の１０進乗算のフローチャートである。

（１）は各オペランドの読みだし、　（１８）は乗算処
理、（４）は結果の書き込みを示す。

次に動作について説明する。まず、Ｌｌ、ＯＰｌで示さ
れる第１オペランドのデータ（Ｘ）を読みだす。次に、
Ｌ２．ＯＦ２で示される第２オペランドのデータ（Ｙ）
を読みだす。次に読みだしたデータの乗算の処理（１８
）を行う。そして、求めた結果をＯＰＩで示されるアド
レスへ格納する。

次に、１０進数の乗算処理（１８）の例を第５図。

第６図を用いて説明する。第５図は１０進゛数をＢ　Ｃ
Ｄ　（Ｂｉｎａｒｙ　Ｃｏｄｅｄ　Ｄｅｃｉｍａｌ）で
表示した場合の加算器を示す図である。図において、　
（３１）はＢＣＤを保持するＢＣＤレジスタ、（３２）
ば４ビットＢＣＤ加算器、　（３３）は加算結果を保持
するＢＣＤアキュムレータ、　（３４）は加算の結果キ
ャリー（桁あげ）が発生した場合にこれを保持するキャ
リービットである。

第６図は、この加算器を用いて、加算を行なう例を示し
たものであり、ＢＣＤの９と８をだす例を示したもので
ある。９と８をだすと２進数の１７　（１０００１）に
なり、これをＢＣＤに変換するため定数６をさらに加算
する。結果は、２進数の２３　（１０１１１）となるが
、これを４ビツトごとに区切るとＢＣＤの１７　、（１
・０１１１）が得られる。この１０の位の１はキャリー
としてキャリーピットに保持され１次上位の桁の加算時
にキャリーとして１加算されることになる。

このように、ＢＣＤの加算処理はＢＣＤ専用の加算器が
必要である。

以上加算について説明したが１乗算は加算をくり返して
実行することにより達成される。たとえば９×３は９を
３回加算することにより得られる。この乗算処理には多
くの時間がかかるため。

たとえば、特開昭６２−１９７８２４号公報。

特開昭４９−２２０５５号公報、特開昭６０−１８６９
３３号公報、特開昭５９−１８０６３２号公報、特開平
１−２５８１２９号公報等に開示された技術等いろいろ
な改良が提案されているが、いまだに十分な解決になっ
ていない。

［発明が解決しようとする課題］ 従来の１０進演算は以上のように処理されているので処
理時間がかかり、そのために専用のＨ／Ｗ（ハードウェ
ア）をつける必要がでてく−るなどの問題があった。

この発明は上記のような問題点を解消するためになされ
たもので、専用のＨ／Ｗを使わずに１０進数等の２進数
以外の数値演算を高速化できる演算方法及び演算装置を
得ることを目的とする。

［課題を解決するための手段］ この発明における演算方法及び演算装置は、２進数以外
のデータを２進データに変換して演算を行い得られた２
進数を所望の形式に再度変換することにより処理の高速
化を行ったものである。

［作用］ この発明における演算方法及び演算装置は２進演算によ
り処理が高速化され、また専用のＨ／Ｗを使わなくてす
むため、Ｈ／Ｗボリュームの削減となる。

［実施例］ 以下、この発明の一実施例を図について説明する。第１
図は、この発明に係る演算方法の一例を示すフローチャ
ート図である。（１）は、読み出し工程、（２）は、２
進数変換工程、（３）は、演算工程、（４）は、他進数
変換工程、（５）は、格納工程である。

また、第２図は本発明を実現するためのブロック図であ
る。＋６１　、　（７）は入力バス、（８）は８力バス
、（９）はデータの保管しておくレジスタ（記憶部）　
、　　（１０）は算術演算器（ＡＬＵ）、Ｉｔ）は１０
進数を２進数にする変換器（ＣＶＢ）　、　Ｔ１２）は
２進数の乗算を行う乗算器、　（１３）は２進数を１０
進数にする変換器（ＣＶＤ）である。

次に動作について説明する。

まず、各オペランドのデータを読みだし、ＣＶＢ　（１
１）を使い、そのデータを２進数に変換する。

そして乗算器（１２）を使い１乗算を行う。その後。

ＣＶ　Ｄ　（１３）を使い乗算器（１２）で得られた結
果を１０進数に変換する。最後に第１オペランド等の記
憶部に結果の格納をする。

以上１乗算の実施例を示したが、従来のフローチャート
の（１８）と本実施例（３）との処理時間とをくらべる
と従来の方が１０倍程度の処理時間がかかるので９本実
施例は従来に比べ全体として約１／３程度の処理時間で
済む。

以上、上記実施例では１０進乗算方法及び１０進乗算装
置として既存のＨ／Ｗ（２進変換器。

ｌＯ進変換器、２進乗算器）を用いて、専用のＨ／Ｗ（
１０進乗算器）と同等以上の高速化を計ったものを説明
した。

なお、上記実施例では乗算について示したが他の四則演
算に応用することも可能である。

また、上記実施例では乗算について示したので１乗算器
を用いたが、他の四則演算のときは。

算術演算器（１０）を用いてもよいし１図示していない
他の演算器を用いてもよい。

また、上記実施例では、１０進数についての演算を例に
あげたが、８進数、１６進数、５進数等他の進数につい
ても応用することができる。

また、上記実施例では、１０進数−２進数＝１０進数の
場合を示したが、演算前と演算後の形式が違っていても
よい。たとえば、１０進数−２進数−８進数、１０進数
−２進数−５進数等の場合であってもよい。このように
この発明に係る演算方法及び演算装置は単に演算速度を
速くするという効果とともに、演算結果の形式を自由に
変更できるという効果ももつものである。

また、上記実施例で、Ｈ／Ｗとして説明した部分をＳ／
Ｗ（ソフトウェア）やＦ／Ｗ　（ファームウェア）で実
現することも可能であり、逆に、フローチャートで説明
した各工程ｉＨ／Ｗ内に組みこむことも可能である。ま
た、１ｃｈｉｐ内の半導体装置としてもよい。

さらに、この発明を他の装置の一部として組みこんでも
よい。

［発明の効果］ 以上のように、この発明によれば演算を２進数で行なう
ように構成したので、演算の高速化を実現でき、また、
専用のＨ／Ｗを使わないので装置を安価にできる効果が
ある。

【図面の簡単な説明】

第１図はこの発明に係る演算方法を説明するためのフロ
ーチャート図。 第２図はこの発明に係る演算装置を説明するためのＨ／
Ｗのブロック図。 第３図は乗算の命令やデータを記憶する記憶部の図。 第４図は従来の処理のフローチャート図。 第５図は従来の加算器を示す図。 第６図は、従来の加算器を用いたＢＣＤ演算を示す図で
ある。 なお２図中、同一符号は同一、又は相当部分を示す。 １　：読み出し工程。 ２　：２進数変換工程。 ３　：演算工程。 ４　、他進数変換工程。 ５　・格納工程。 ６・７：入力バス。 ８　：出力バス。 ９　：レジスタ。 １０　：算術演算器。 １１　：変換器（ＣＶＥ）。 １２　：乗算器。 １３　、変換器（ＣＶＤ）。 以上

Claims (2)

【特許請求の範囲】
1. （１）以下の工程を有する演算方法 （ａ）演算する少なくとも２つのデータを読み出す読み
   出し工程、 （ｂ）演算するデータを各々２進数に変換する２進数変
   換工程、 （ｃ）変換された２進数により所望の演算を実行する演
   算工程、 （ｄ）演算結果を２進数以外の形式に変換する他進数変
   換工程、 （ｅ）他進数変換工程により得られた結果を格納する格
   納工程。
2. （２）以下の要素を有する演算装置 （ａ）データを保管する記憶部、 （ｂ）記憶部に保管されたデータを２進数に変換する２
   進数変換手段、 （ｃ）２進数変換手段により２進数に変換されたデータ
   を入力して、２進数で演算を行なう演算手段、 （ｄ）演算手段により得られた２進数の演算結果を２進
   数以外の形式に変換する他進数変換手段、 （ｅ）上記各部、各手段を連結するバス。