JPH04183191A - Image display unit - Google Patents

Image display unit

Info

Publication number
JPH04183191A
JPH04183191A JP2313532A JP31353290A JPH04183191A JP H04183191 A JPH04183191 A JP H04183191A JP 2313532 A JP2313532 A JP 2313532A JP 31353290 A JP31353290 A JP 31353290A JP H04183191 A JPH04183191 A JP H04183191A
Authority
JP
Japan
Prior art keywords
screen
electron beam
line
horizontal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2313532A
Other languages
Japanese (ja)
Inventor
Yasuo Mizogami
恭生 溝上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2313532A priority Critical patent/JPH04183191A/en
Publication of JPH04183191A publication Critical patent/JPH04183191A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Abstract

PURPOSE:To make it possible to reduce the number of gates of an IC in an image displaying unit where electronic beams are projected deflecting them vertically for every segment of vertically divided screen by converting a digital signal to a broken line approximated exponential function with a boundary value that can be represented with a sum of 2<n>. CONSTITUTION:In an image displaying unit where electronic beam is deflected vertically for every segment obtained by vertically dividing a screen, a driving signal generating IC of beam current control electrodes has a circuit for converting a digital signal to a broken line approximated exponential function with a boundary value that can be represented with a sum of 2<n>. That is, taking a 7-bit video digital signal 23R for the axis of abscissa and a converted 8-bit signal for the axis of ordinate, the input signal remains as it is in a range of 0 to 64, and in a range of 64-96, the output changes by 2 relative to a change of input by 1, and further in an input range of 96-128, the output changes by 4. Therefore, the digital signal can be converted into an exponential function without using a multiplier, thereby being able to reduce the number of gates.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、スクリーン上の画面を垂直方向に複数の区分
に分割したときのそれぞれの区分毎に電子ビームを発生
させ、各区分毎にそれぞれの電子ビームを垂直方向に偏
向して複数のラインを表示し、全体としてテレビジョン
画像を表示する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention generates an electron beam for each division when a screen on a screen is vertically divided into a plurality of divisions, and generates an electron beam for each division. The present invention relates to an apparatus for displaying a plurality of lines by vertically deflecting a beam to display a television image as a whole.

従来の技術 従来の画像表示素子の基本的な構造を第6図に示して説
明する。
2. Description of the Related Art The basic structure of a conventional image display element will be described with reference to FIG.

この表示素子は後方からアノード側に向かって順に背面
電極1.ビーム源としての線陰極孔 ビ−ム引き出し電
極3.ビーム流制御電椿4.収束電極6.水平偏向電極
e、垂直偏向電極7.スクリーン板8等々が配置されて
構成されておシ、これらが真空容器の内部に収納されて
いる。
This display element has a back electrode 1. Line cathode hole as beam source Beam extraction electrode 3. Beam flow control electric camellia 4. Focusing electrode6. Horizontal deflection electrode e, vertical deflection electrode 7. A screen plate 8 and the like are arranged, and these are housed inside the vacuum container.

ビーム源としての線陰極2は水平方向に線状に分布する
電子ビームを発生するように水平方向に張られておシ、
線陰極2はさらに垂直方向に間隔をもって複数本(本説
明では2イ〜2トの7本のみ示している)設けられてい
る。本構成では線陰極の間隔は3間1本数は30本設け
られているものとして、前記a陰極を2イ〜27とする
。前記線陰極の間隔は自白に大きくとることはできず、
後述する垂直偏向電極7とスラリー280間隔により規
制されている。これらの線陰極2の構成として10〜3
0μmφのタングステン棒の表面に酸化物陰極材料を塗
布している。前記の線陰極は後述するように、上方の線
陰極2イから下方の27まで順番に一定時間ずつ電子ビ
ームを放出するように制御される。背面電極1は該当す
る線陰極以外の線陰極からの電子ビームの発生を抑止す
ると共に、電子ビームをアノード方向のみに押し出す作
用もしている。図6では真空容器は記してないが、背面
電極1を第1」用して真空容器と一体となす構造をとる
ことも可能である。ビーム引き比し電極3は線陰極2イ
〜27のそれぞれと対向する水平方向に一定間隔で多数
個並べて設けられた貫通孔1oを有する導伝板11であ
り、線陰極2から放出された電子ビームをその貫通孔1
oを通して取り出す。次に制御電極4は線陰極2イ〜2
7のそれぞれと対向する位置に貫通孔14を有する垂直
方向に長い導伝板16で構成されておシ、所定間隔を介
して水平方向に複数個並設されている。
A line cathode 2 serving as a beam source is stretched horizontally so as to generate an electron beam distributed linearly in the horizontal direction.
A plurality of line cathodes 2 are further provided at intervals in the vertical direction (in this description, only seven line cathodes 2A to 2G are shown). In this configuration, the spacing between the line cathodes is 3 and the number of line cathodes is 30, and the number of the a cathodes is 2 to 27. Admittedly, the spacing between the line cathodes cannot be made large;
It is regulated by the distance between the vertical deflection electrode 7 and the slurry 280, which will be described later. The configuration of these line cathodes 2 is 10 to 3.
An oxide cathode material is applied to the surface of a 0 μmφ tungsten rod. As will be described later, the line cathodes are controlled to sequentially emit electron beams from the upper line cathode 2a to the lower line cathode 27 for a fixed period of time. The back electrode 1 has the function of suppressing the generation of electron beams from line cathodes other than the corresponding line cathode, and also has the function of pushing the electron beams only toward the anode. Although the vacuum vessel is not shown in FIG. 6, it is also possible to adopt a structure in which the back electrode 1 is used as the first electrode and is integrated with the vacuum vessel. The beam ratio electrode 3 is a conductive plate 11 having a large number of through holes 1o arranged at regular intervals in the horizontal direction facing each of the line cathodes 2a to 27, and the electrons emitted from the line cathodes 2. the beam through its through hole 1
Take it out through o. Next, the control electrode 4 is connected to the line cathode 2-2.
A plurality of conductive plates 16 are arranged in parallel in the horizontal direction at predetermined intervals.

本構成では120本の制御電極用導伝板15a〜15n
が設けられている(第6図では8本のみ図示している)
。制御電極4は前記ビーム引き出し電極3によシ水平方
向に区分された電子ビームのそれぞれの通過量を、映像
信号の絵素に対応して、しかも後述する水平偏向のタイ
ミングに同期−1m1−させて制御している。収束電極
6は、制御電極4に設けられた各貫通孔14と対向する
位置に貫通孔16を有する導伝板17で、電子ビームを
収束している。
In this configuration, there are 120 conductive plates 15a to 15n for control electrodes.
(Only 8 are shown in Figure 6)
. The control electrode 4 controls the passage amount of each of the electron beams divided horizontally by the beam extraction electrode 3 in accordance with the picture elements of the video signal and in synchronization with the timing of horizontal deflection, which will be described later. control. The focusing electrode 6 is a conductive plate 17 having a through hole 16 at a position facing each through hole 14 provided in the control electrode 4, and focuses the electron beam.

水平偏向電極6は、前記貫通孔16のそれぞれ水平方向
の両サイドに沿って垂直方向に複数本配置された導伝板
18.18’で構成されておシ、それぞれの導伝板には
水平偏向電圧が印加されている。各絵素ごとの電子ビー
ムはそれぞれ水平方向に偏向され、スクリーン8上でR
,G、Bの各蛍光体を順次照射して発光している。本構
成では、電子ビームごとに2トリオ分偏向している。垂
直偏向電極7は、前記貫通孔16のそれぞれ垂直方向の
中間の位置に水平方向に複数本配置された導伝板19.
19’で構成されておシ、垂直偏向用電圧が印加され、
電子ビームを垂直方向に偏向している。本構成では、一
対の電極19.19’によって1本の線陰極から生じた
電子ビームを垂直方向に8ライン分偏向している。そし
て31個で構成された垂直偏向電極7によって、30本
の線陰極のそれぞれに対応する30対の垂直偏向導伝体
対が構成され、スクリーン上8に垂直方向に240本の
水平走査ラインを描いている。
The horizontal deflection electrode 6 is composed of a plurality of conductive plates 18 and 18' arranged vertically along both horizontal sides of the through hole 16, and each conductive plate has a horizontal Deflection voltage is applied. The electron beam for each pixel is deflected in the horizontal direction, and on the screen 8
, G, and B are sequentially irradiated to emit light. In this configuration, each electron beam is deflected by two trios. The vertical deflection electrodes 7 include a plurality of conductive plates 19 arranged horizontally at vertically intermediate positions of the through holes 16 .
19', to which a voltage for vertical deflection is applied,
The electron beam is deflected vertically. In this configuration, the electron beam generated from one line cathode is deflected by eight lines in the vertical direction by a pair of electrodes 19 and 19'. The 31 vertical deflection electrodes 7 constitute 30 pairs of vertical deflection conductors corresponding to each of the 30 line cathodes, and 240 horizontal scanning lines are formed vertically on the screen 8. I'm drawing.

前記に説明したように本構成では水平偏向電極6、垂直
偏向電極7をそれぞれ複数本クシ状に張り巡らしている
。言らに水平、垂直の各偏向電極間の距離に比べるとス
クリーン81での距離を長く設定することにより、小さ
な偏向量で電子ビームをスクリーン8に照射させること
が可能となる。
As explained above, in this configuration, a plurality of horizontal deflection electrodes 6 and a plurality of vertical deflection electrodes 7 are each arranged in a comb shape. In other words, by setting the distance on the screen 81 longer than the distance between the horizontal and vertical deflection electrodes, it becomes possible to irradiate the screen 8 with the electron beam with a small amount of deflection.

これによシ水平、垂直共偏向歪みを少なくすることが出
来る。
This makes it possible to reduce both horizontal and vertical deflection distortion.

スクリーン8は第6図に示すように、ガラス板21の裏
面に蛍光体20をストライプ状に塗布して構成している
。また図示していないがメタルバック、カーボンも塗布
されている。蛍光体20は制御電極4の1つの貫通孔1
4を通過する電子ビームを水平方向に偏向することによ
pR,G、  Hの3色の蛍光体対を2トリオ分照射す
るように設けられておシ、垂直方向にストライブ状に塗
布している。
As shown in FIG. 6, the screen 8 is constructed by coating the back surface of a glass plate 21 with phosphor 20 in stripes. Although not shown, a metal back and carbon are also coated. The phosphor 20 is located in one through hole 1 of the control electrode 4.
By deflecting the electron beam passing through the phosphor 4 horizontally, two trios of phosphor pairs of the three colors pR, G, and H are irradiated. ing.

第6図において、スクリーン8に記入した破線は複数本
の線陰極2のそれぞれに対応して表示される垂直方向の
区分を示し、2点鎖線は複数本の制御電極4の各々に対
応して表示される水平方向の区分を示す。破線、2点鎖
線で仕切られた1つの区画の拡大図を第7図に示す。第
7図に示すように、水平方向では2トリオ分のR,G、
Hの蛍光体、垂直方向では8ライン分の幅を有している
In FIG. 6, the broken lines drawn on the screen 8 indicate the vertical divisions displayed corresponding to each of the plurality of line cathodes 2, and the two-dot chain lines indicate the sections corresponding to each of the plurality of control electrodes 4. Indicates the horizontal division that will be displayed. FIG. 7 shows an enlarged view of one section partitioned by broken lines and two-dot chain lines. As shown in Figure 7, in the horizontal direction, R, G for two trios,
The H phosphor has a width of 8 lines in the vertical direction.

1区画の大きさは本例では水平方向11II+l+、垂
直方向3憇である。
In this example, the size of one section is 11II+l+ in the horizontal direction and 3 in the vertical direction.

尚、第7図ではR,G、  Bの各々3色の蛍光体はス
トライプ状に図示しているが、デルタ状に配置しても良
い。ただしデルタ状に配置したときはそれに適合した水
平偏向、垂直偏向波形を印加する必要がある。
Although the phosphors of each of the three colors R, G, and B are shown in stripes in FIG. 7, they may be arranged in a delta pattern. However, when arranged in a delta shape, it is necessary to apply horizontal and vertical deflection waveforms that are compatible with the arrangement.

尚、第7図では説明の都合で縦横の寸法比が実際のスク
リーンに表示したイメージと異なっている。また本構成
では、制御電極4の1つの貫通孔14に対してR,G、
Bの蛍光体が2トリオ分設けられているが、1トリオ分
あるいは3トリオ分以上で構成されていても良い。ただ
し制御電極4には1トリオ、あるいは3トリオ以上のR
,G。
In FIG. 7, for convenience of explanation, the vertical and horizontal dimension ratios are different from the image displayed on the actual screen. Further, in this configuration, for one through hole 14 of the control electrode 4, R, G,
Although two trios of B phosphors are provided, it may be composed of one trio or more than three trios. However, the control electrode 4 has one trio or more than three trios of R.
,G.

B映像信号が順次加えられ、それに同期して水平偏向を
する必要がある。
The B video signal is applied sequentially, and it is necessary to perform horizontal deflection in synchronization with it.

次に、この表示素子を駆動するための駆動囲路の動作を
、第8図を参照して説明する。まず電子ビームをスクリ
ーン8に照射して表示する駆動部分の説明を行う。
Next, the operation of the drive circuit for driving this display element will be explained with reference to FIG. First, a driving portion that irradiates the screen 8 with an electron beam to display an image will be explained.

電源回路22は表示素子の各電極に所定のバイアス電圧
を印加するための回路で、背面電極1にはVl、  ビ
ーム出し電極3にはVs、収束電極6にはVs、 スク
リーン8には■8の直流電圧を印加する。線陰極駆動回
路26は、垂直同期信号Vと水平同期信号Hを用いて線
陰極駆動パルス(イ〜マ)を作成する。第9図にそのタ
イミング図を示す。各線陰極2イ〜27は第8図(イ〜
マ)に示すように、駆動パルスが高電位の間に電流が流
れて加熱されておシ、駆動パルス(イ〜マ)が低電位の
期間に電子を放出するように加熱状態が保持される。こ
れによ930本の線陰極2イ〜27よシ、それぞれ低電
位の駆動パルス(イ〜マ)が加えられた8水平走査期間
のみ電子が放出される。
The power supply circuit 22 is a circuit for applying a predetermined bias voltage to each electrode of the display element; Apply a DC voltage of The line cathode drive circuit 26 uses the vertical synchronization signal V and the horizontal synchronization signal H to create line cathode drive pulses (I-MA). FIG. 9 shows the timing diagram. Each line cathode 2A to 27 is shown in FIG.
As shown in (ma), a current flows and heats up while the drive pulse is at a high potential, and the heated state is maintained so that electrons are emitted while the drive pulse (a to ma) is at a low potential. . As a result, electrons are emitted from the 930 line cathodes 2a to 27 only during 8 horizontal scanning periods during which low potential drive pulses (i to ma) are applied to each of the 930 line cathodes.

高電位が加えられる期間には、背面電極1とビーム引出
し電極3とに加えられているバイアス電圧によって定め
られた線陰極2の周辺における電位よりも線陰極2イ〜
27に加えられている電位のほうが高くなるため、線陰
極からは電子が放出されない。1画面を構成するには、
上方の線陰極2イから下方の線陰極27まで順次8走査
期間ずつ電位を切シ替えて行けば良い。
During the period in which a high potential is applied, the line cathode 2 is lower than the potential around the line cathode 2 determined by the bias voltage applied to the back electrode 1 and the beam extraction electrode 3.
Since the potential applied to 27 is higher, no electrons are emitted from the line cathode. To configure one screen,
It is sufficient to sequentially switch the potential from the upper line cathode 2a to the lower line cathode 27 every 8 scanning periods.

次に、偏向部分の説明を行う。偏向電圧発生回路4oは
、ダイレクトメモリアクセヌコローラ(以下DMAコン
トローラと称す)41.偏向電圧波形記憶用メモリ(以
下偏向メモリと称)42゜デジタル−アナログ変換器(
以下D/A変換器と称す)43h、439等によって構
成され、垂直偏向信号V、 V’及び水平偏向信号り、
h/を発生する。
Next, the deflection portion will be explained. The deflection voltage generation circuit 4o includes a direct memory access controller (hereinafter referred to as DMA controller) 41. Deflection voltage waveform storage memory (hereinafter referred to as deflection memory) 42° digital-to-analog converter (
(hereinafter referred to as D/A converters) 43h, 439, etc., and vertical deflection signals V, V' and horizontal deflection signals,
Generate h/.

本構成においては垂直偏向信号にかんして、オー ハー
ヌキャンを考慮して、1フイールドで240水平走査期
間表示している。またそれぞれのラインに対応する垂直
偏向位置情報を記憶しているメモリアドレスエリアを第
1フイールド及び第2フイールドに分けそれぞれ1組の
メモリ容量を有している。表示する際は該当の偏向メモ
リ42からデータを読みだしてD/A変換器43vでア
ナログ信号に変換して、垂直偏向電極7に加えている。
In this configuration, the vertical deflection signal is displayed for 240 horizontal scanning periods in one field, taking O-Harnecan into consideration. Further, the memory address area storing vertical deflection position information corresponding to each line is divided into a first field and a second field, each having one set of memory capacity. When displaying, data is read from the corresponding deflection memory 42, converted to an analog signal by the D/A converter 43v, and applied to the vertical deflection electrode 7.

前記の偏向メモリ42に記憶された垂直偏向位置情報は
8水平走査期間毎にほぼ規則性のあるデータで構成され
ておシ、D/A変換された波形もほぼ8段階の垂直偏向
信号となっているが前記のように2フイ一ルド分のメモ
リ容量を有して、各水平走査線毎に位置を微調整できる
ようにしている。
The vertical deflection position information stored in the deflection memory 42 is composed of almost regular data for every 8 horizontal scanning periods, and the D/A converted waveform also becomes a vertical deflection signal with approximately 8 levels. However, as mentioned above, it has a memory capacity for two fields, so that the position can be finely adjusted for each horizontal scanning line.

また、水平偏向信号にたいしては、1水平走査期間に6
段階に電子ビームを水平偏向させる必要性と水平走査毎
に偏向位置を微調整可能なようにメモリを持っている。
Also, for the horizontal deflection signal, 6
It is necessary to horizontally deflect the electron beam in stages, and it has a memory so that the deflection position can be finely adjusted for each horizontal scan.

従って1フレ一ム間に480水平走査期間表示するとし
て、480X6=2880バイトのメモリが必要である
が、第1フイールドと第2フイールドのデータを共用し
ているために、実際には1440バイトのメモリを使用
している。
Therefore, assuming that 480 horizontal scanning periods are displayed between one frame, 480x6 = 2880 bytes of memory are required, but since the data of the first field and the second field are shared, the memory is actually 1440 bytes. using memory.

表示の際は各水平走査ラインに対応した偏向情報を前記
偏向メモリ42から読み出して、D/A変換器43vで
アナログ信号に変換して、水平偏向電極eに加えている
。要約すると、垂直周期のうちの垂直帰線期間を除いた
表示期間に、M陰極2イ〜27のうちの低電位の駆動パ
ルスを印加している線陰極から放出された電子ビームは
、ビーム引呂し電極3によって水平方向に120区分に
分割され、120本の電子ビーム列を構成している。
During display, deflection information corresponding to each horizontal scanning line is read out from the deflection memory 42, converted into an analog signal by a D/A converter 43v, and applied to the horizontal deflection electrode e. To summarize, during the display period excluding the vertical retrace period of the vertical period, the electron beam emitted from the line cathode to which a low-potential drive pulse is applied among the M cathodes 2A to 27 is beam-pulled. It is horizontally divided into 120 sections by the rotor electrode 3, forming 120 electron beam rows.

この電子ビームは、後述するように各区分毎に制御電極
4によってビームの通過量が制御され、収束電極5によ
って収束された後、第9図に示すようにほぼ6段階に変
化する一対の水平偏向信号り。
As will be described later, the amount of beam passing through each section is controlled by the control electrode 4, and after being focused by the focusing electrode 5, the electron beam is passed through a pair of horizontal beams that change in approximately six steps as shown in FIG. Deflection signal.

h′を加えられた水平偏向電極18.18’等により、
各水平表示期間にスクリーン8のR1,G1.B1およ
びR2,G2.B2等の蛍光体に順次、水平・ 表示期
間/6ずつ照射される。かくして、各水平ラインのラス
ターは120個の各区分毎に電子ビームをR1,G11
B1およびR2,G2. B2を該当する映像信号によ
って変調することにより、ヌクリーン8の上にカラー画
像を表示する事ができる。
By horizontal deflection electrodes 18, 18' etc. to which h' is applied,
R1, G1 . of the screen 8 during each horizontal display period. B1 and R2, G2. The phosphors such as B2 are sequentially irradiated horizontally for each display period/6. Thus, the raster of each horizontal line divides the electron beam into R1, G11 for each of the 120 sections.
B1 and R2, G2. By modulating B2 with a corresponding video signal, a color image can be displayed on the NuClean 8.

次に、電子ビームの変調制御部分について説明する。Next, the modulation control portion of the electron beam will be explained.

まず第8図において、信号入力端子23 R,23G。First, in FIG. 8, signal input terminals 23R, 23G.

23Bに加えられたR、G、Hの各映像信号は、120
mのサンプルホールド回路組、31a〜31Klに加え
られる。各サンプルホールド組31a〜31nはそれぞ
れR1用、G1用、B1用およびR2用、G2用、B2
用の6個のサンプルホールド回路で構成されている。サ
ンプリングパルス発生回路34は、水平周期(63,5
μs)のうちの水平表示期間(約6o11g)に、前記
120組のサンプルホールド回路31a〜3Inの各々
R1用。
Each R, G, and H video signal added to 23B is 120
m sample-and-hold circuit sets 31a to 31Kl. Each sample hold group 31a to 31n is for R1, G1, B1 and R2, G2, B2.
It consists of six sample and hold circuits. The sampling pulse generation circuit 34 has a horizontal period (63, 5
R1 of each of the 120 sample-and-hold circuits 31a to 3In during the horizontal display period (approximately 6o11g) of .mu.s).

G1用、B1用およびR2用、G2用、B2用のサンプ
ルホールド回路に対応する720個(120×6)のサ
ンプリングパルスRa1〜Rn2を順次発生する。前記
720個のサンプリングパルスがそれぞれ120組のサ
ンプルホールド回路組31a〜31nに6個ずつ加えら
れ、これによって各サンプルホールド回路組には、1ラ
インを120個に区分したときのそれぞれの2絵素分の
R1,G1.B1.R2,G2.B2の各映像信号が個
別にサンプリングされホールドされる。す77’ /L
/ ホー /1/ トされた120組(7)R1,G1
.B1゜R2,G2.B2の映像信号は1ライン分のサ
ンプルホールド終了後に120組のメモ1J32a〜3
2nに転送パルスtによって一斉に転送され、ここで次
の1水平走査期間保持される。保持された信号は120
個のスイッチング回路35a〜36nに加えられる。ス
イッチング回路35a〜35nはそれぞれがR1,G1
.B1.R2,G2゜B2の個別入力端子とそれらを順
次切シ替えて出力する共通出力端子とを有する回路によ
り構成されたもので、スイッチングパルス発生回路36
から加えられるスイッチングパルスr 1. gl、 
bl。
720 (120×6) sampling pulses Ra1 to Rn2 corresponding to the sample hold circuits for G1, B1, R2, G2, and B2 are sequentially generated. Six of the 720 sampling pulses are applied to each of the 120 sample-and-hold circuit sets 31a to 31n, so that each sample-and-hold circuit set has two picture elements for each of the 120 segments in which one line is divided. Minute R1, G1. B1. R2, G2. Each B2 video signal is individually sampled and held. 77'/L
/ Ho /1/ 120 pairs (7) R1, G1
.. B1°R2, G2. The video signal of B2 is stored in 120 sets of memos 1J32a to 3 after completing the sample hold for one line.
2n, they are transferred all at once by a transfer pulse t, and held here for the next one horizontal scanning period. The signal held is 120
switching circuits 35a to 36n. The switching circuits 35a to 35n each have R1 and G1.
.. B1. The switching pulse generating circuit 36 is composed of a circuit having individual input terminals for R2, G2 and B2 and a common output terminal that sequentially switches and outputs them.
Switching pulse r applied from 1. gl,
bl.

r2.g2.R2によって同時に切シ替え制御される。r2. g2. Switching is controlled simultaneously by R2.

前記スイッチングパルスr1.g1.bl、r2゜g2
.R2は、各水平表示期間を6分割して、水平表示期間
/6ずつスイッチング回路36a〜35nを切シ替えR
1,G1.B1.R2,G2゜B2の各映像信号を時分
割して順次出力し、パルス幅変調回路37a〜37Hに
供給している。
The switching pulse r1. g1. bl, r2゜g2
.. R2 divides each horizontal display period into 6 and switches the switching circuits 36a to 35n for each horizontal display period/6.
1, G1. B1. The video signals R2, G2°B2 are time-divided and sequentially output, and supplied to pulse width modulation circuits 37a to 37H.

各スイッチング回路35a〜35nの出力は、120組
のパルス幅変調(以下PWMと称す)回路37 a 〜
37 nに加えられ、R1,G1.B1゜R2,G2.
B2の各映像信号の大きさに応じてパルレフ幅変調され
出力される。このパルス幅変調回路37a〜37nの出
力は電子ビームを変調するための制御信号として表示素
子の制御電極4の100本の導伝板15a〜15nにそ
れぞれ個別に加えられる。
The output of each switching circuit 35a to 35n is transmitted to 120 sets of pulse width modulation (hereinafter referred to as PWM) circuits 37a to 35n.
37 n, R1, G1 . B1°R2, G2.
The pulse reflex width is modulated according to the magnitude of each B2 video signal and output. The outputs of the pulse width modulation circuits 37a to 37n are individually applied to the 100 conductive plates 15a to 15n of the control electrode 4 of the display element as control signals for modulating the electron beam.

次に、水平偏向と表示のタイミングについて説明スる。Next, horizontal deflection and display timing will be explained.

スイッチング回路35a〜35nにおけるR1.G1.
B1.R2,G2.B2の映像信号の切り替えと、水平
偏向駆動回路41による電子ビームR1,G1.B1.
R2,G2.B2の蛍光体への水平偏向の切り替えタイ
ミングと順序が完全に一致するように同期制御されてい
る。ここれにより電子ビームがR1蛍光体に照射されて
いるときには、その電子ビームの照射量がR1制御信号
によって制御され、以下G1.B1.R2゜G2.B2
についても同様に制御されて、各絵素のR1,G1.B
1.R2,G2.B2各蛍光体の発光がその絵素のR1
,G1.Bl、R2,G2゜B2の映像信号によってそ
れぞれ制御されることになシ、各絵素が入力の映像信号
にしたがって発光表示されるのである。かかる制御が1
ライン分の120組(各2絵素ずつ)会同時に実行され
て、1ライン240絵素の映像が表示され、さらに1フ
イールド240本のラインについて上方のラインから順
次行われて、7クリーン8上に画像が表示される。さら
に上記の諸動作が入力映像信号の1フイールド毎に繰シ
返されて、テレビジョン信号等がスクリーン8に表示さ
れる。
R1. in the switching circuits 35a to 35n. G1.
B1. R2, G2. B2 video signal switching and electron beam R1, G1 . B1.
R2, G2. The timing and order of switching the horizontal deflection to the B2 phosphor are synchronously controlled so that they completely match. As a result, when the electron beam is irradiating the R1 phosphor, the irradiation amount of the electron beam is controlled by the R1 control signal, and the following G1. B1. R2°G2. B2
R1, G1 . of each picture element are also controlled in the same way. B
1. R2, G2. B2 The light emission of each phosphor is the R1 of that picture element.
, G1. Each picture element is controlled by the video signals of B1, R2, G2 and B2, and each picture element is displayed by emitting light according to the input video signal. Such control is 1
120 sets (2 pixels each) for each line are executed at the same time, and an image of 240 pixels per line is displayed.Furthermore, 240 lines of 1 field are executed sequentially from the upper line, and 7 cleans and 8 upper The image is displayed. Furthermore, the above-mentioned operations are repeated for each field of the input video signal, and a television signal or the like is displayed on the screen 8.

尚、本構成に必要な基本クロックは第8図に示すパルヌ
発生回路39から供給されておシ、水平同期信号H及び
垂直同期信号Vでタイミングをコントロールしている。
The basic clock necessary for this configuration is supplied from a PALNU generation circuit 39 shown in FIG. 8, and the timing is controlled by a horizontal synchronizing signal H and a vertical synchronizing signal V.

発明が解決しようとする課題 しかしながら上記のような構成では、映像R1G、Bデ
ィジタル信号を指数関数に変換する回路に乗算器を用い
ていたため、ICのゲート数が大きくなるという課題を
有していた。
Problems to be Solved by the Invention However, in the above configuration, since a multiplier was used in the circuit that converts the video R1G and B digital signals into an exponential function, there was a problem in that the number of gates in the IC increased. .

本発明は、上記課題に乏み、乗算器を用いずに映像R,
G、Bディジタル信号を指数関数に変換することで、ビ
ーム流制御電極駆動信号を発生するICのゲート数を削
減した画像表示装置を提供するものである。
The present invention lacks the above-mentioned problems, and the present invention solves the problems described above.
The present invention provides an image display device in which the number of gates of an IC that generates beam flow control electrode drive signals is reduced by converting G and B digital signals into exponential functions.

課題を解決するための手段 上記課題を解決するために本発明の画像表示装置は、映
像R,G、Bディジタル信号を指数関数に変換する際、
上記ディジタル信号の値が2nの和で表現できる値を境
界とした折れ線近似の指数関数に変換する構成にしたも
のである。
Means for Solving the Problems In order to solve the above problems, the image display device of the present invention, when converting video R, G, B digital signals into an exponential function,
The digital signal value is converted into an exponential function approximated by a polygonal line whose boundary is a value that can be expressed by the sum of 2n.

作  用 本発明は上記した構成によって、乗算器を用いずに、映
像R,G、Bディジタル信号を指数関数に変換できるだ
め、この回路を内部に含むビーム量制御電極駆動信号を
発生するICのゲート数を削減することができる。
Operation The present invention is capable of converting the video R, G, B digital signals into an exponential function without using a multiplier by using the above-described configuration, and therefore an IC that generates a beam amount control electrode drive signal that includes this circuit therein can be used. The number of gates can be reduced.

実施例 以下本発明の一実施例の画像表示装置について、図面を
参照しながら説明する。第1図は本発明の実施例におけ
る画像表示装置のビーム流制御電極駆動信号の発生IC
内の回路の要部を示すものである。
Embodiment Hereinafter, an image display device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows an IC for generating beam flow control electrode drive signals of an image display device in an embodiment of the present invention.
This shows the main parts of the circuit inside.

第1図において、51a〜ei1eは映像Rディジタル
信号のMSB2bitに応じて、3つの出力端子を切り
替えるセレクター、62は2bitどおしの加算をする
ための加算器、23Rは第5図231と同じ映像ディジ
タル信号、53は3bitのデータを切り替えて出力す
るセレクターである。
In Fig. 1, 51a to ei1e are selectors that switch three output terminals according to the MSB 2 bits of the video R digital signal, 62 is an adder for adding 2 bits, and 23R is the same as 231 in Fig. 5. A video digital signal 53 is a selector that switches and outputs 3-bit data.

以上のように構成された画像表示装置について、以下第
1図および第2図を用いてその動作を説明する。
The operation of the image display device configured as described above will be described below with reference to FIGS. 1 and 2.

まず、第1図は本実施例の画像表示装置のビーム流制御
電極の駆動信号発生ICの内部回路の一部を示すもので
あって、第2図に示すように7bitの映像ディジタル
信号23Rを横軸に取り、変換後のabtt信号を縦軸
に取ると、入力信号が0から64まではそのままで、6
4〜96では入力の変化1に対し出力は2変化し、96
〜128の入力範囲では出力は4変化する。映像ディジ
タル信号23R(7)MSBの2bitが−oo″また
はI′01″のときは、セレクター51aNeは7ビソ
トデータをそのまま8bitに対応させる。23R(D
M S B 2 bitが10″のときは、23 RL
SBから5bitを2倍するため、61a 〜61eは
上位へ1 bitシフトしabttデータとし、さらに
”01000000”を加算するため、セレクター53
.加算器62によ17bitに″o10”を加算し、s
bi會データとする。23RのMS B 2 bitが
111″のときは、23RLSBから5sbitを4倍
するため、51a 〜51eは上位へ2bitシフトし
、これと” 10000000”を加算するため、セレ
クター53.加算器62で上位2bitへ”100”を
加算し、abttデータとする。
First, FIG. 1 shows a part of the internal circuit of the drive signal generating IC for the beam flow control electrode of the image display device of this embodiment, and as shown in FIG. If we take the horizontal axis as the abtt signal and the vertical axis as the converted abtt signal, we can see that the input signal remains unchanged from 0 to 64, and 6
4 to 96, the output changes by 2 for every 1 change in input, and 96
In the input range of ~128, the output changes by 4. When the 2 bits of the video digital signal 23R(7) MSB are -oo'' or I'01'', the selector 51aNe makes the 7-bit data correspond to 8 bits as is. 23R(D
When M S B 2 bit is 10″, 23 RL
In order to double 5 bits from SB, 61a to 61e are shifted 1 bit upwards to become abtt data, and to add "01000000", selector 53
.. The adder 62 adds "o10" to 17 bits, and s
Bi meeting data. When the MS B 2 bit of 23R is 111'', 5s bit from 23RLSB is multiplied by 4, so 51a to 51e are shifted 2 bits to the higher order, and in order to add "10000000" to this, selector 53 and adder 62 select the upper Add "100" to 2 bits to obtain abtt data.

これによって、乗算器を用いずに映像ディジタ/L’舊
号を指数関数に変換できる。
Thereby, the video digit/L' can be converted into an exponential function without using a multiplier.

発明の効果 以上のように本発明によれば、映像ディジタル信号を2
 の和で表現できる値を境界とした折れ線近似の指数関
数に変換する回路をビーム流制御電極の駆動信号を発生
するIC内部に有することで、乗算器を用いる場合に比
較して大幅にゲート数が削減できる。
Effects of the Invention As described above, according to the present invention, a video digital signal can be converted into two
By having a circuit inside the IC that generates the drive signal for the beam flow control electrode, which converts the value that can be expressed by the sum of can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例における画像表示装置のビー
ム流制御電極駆動ICの内部回路の要部を示すブロック
図、第2図は第1図の動作を表現している特性図、第3
図は従来例の画像表示装置に用いられる画像表示素子の
分解斜視図、第4図は同画像表示素子の拡大正面図、第
6図は同画像表示素子の駆動回路の基本構成を示すブロ
ック図、第6図は第6図の駆動回路の動作説明のだめの
波形図である。 51a〜51s、53・・・・・・セレクター、62・
・・・・・加算器。 代理人の氏名 弁理士 小鍜治  明 ほか2名ニーj
  l  v 第 2I、1 8九偉プリタル偵舌232 (,7ビーIν)第 41
: 幻 5  「a
FIG. 1 is a block diagram showing the main parts of the internal circuit of a beam flow control electrode driving IC of an image display device in an embodiment of the present invention, FIG. 2 is a characteristic diagram expressing the operation of FIG. 1, and FIG. 3
The figure is an exploded perspective view of an image display element used in a conventional image display device, Figure 4 is an enlarged front view of the image display element, and Figure 6 is a block diagram showing the basic configuration of the drive circuit of the image display element. , FIG. 6 is a waveform diagram for explaining the operation of the drive circuit of FIG. 6. 51a-51s, 53...Selector, 62.
...Adder. Name of agent: Patent attorney Akira Okaji and two others
l v No. 2I, 1 8 Kuwai Pritar Detective Tongue 232 (, 7 Bee Iv) No. 41
: Illusion 5 “a

Claims (1)

【特許請求の範囲】 電子ビームが照射されることにより、発光する蛍光体が
塗布されたスクリーンと、 上記スクリーン上の画面を垂直方向に複数に区分した各
垂直区分毎に電子ビームを発生する線陰極と、 上記線陰極で発生された電子ビームを、水平方向に区分
した各水平区分毎に分離して上記スクリーンに至るまで
の間で垂直方向及び水平方向に複数段階に偏向する偏向
電極と、 上記水平区分毎に分離された電子ビームを上記スクリー
ンに照射する量を制御して上記スクリーンの画面上の各
絵素の発光量を制御するビーム流制御電極と、 各絵素において電子ビームによる蛍光体面上での発光サ
イズを制御する集束電極と、 上記線陰極からの電子ビーム量を制御する背面電極と、 上記ビーム流制御電極の駆動信号を発生するICと、 このIC内部に映像R、G、Bのディジタル信号を2^
nの和で表現できる値を境界とした折れ線近似の指数関
数に変換する回路 とを有する画像表示装置。
[Claims] A screen coated with a phosphor that emits light when irradiated with an electron beam, and a line that generates an electron beam in each vertical division of the screen divided into a plurality of vertical divisions. a cathode; a deflection electrode that separates the electron beam generated by the line cathode into each horizontal section and deflects it in multiple stages in the vertical and horizontal directions until it reaches the screen; a beam flow control electrode that controls the amount of emitted light from each pixel on the screen by controlling the amount of electron beams separated into the horizontal sections irradiated onto the screen; and fluorescence caused by the electron beam in each pixel; A focusing electrode that controls the size of light emitted on the body surface, a back electrode that controls the amount of electron beam from the line cathode, an IC that generates a drive signal for the beam flow control electrode, and an image R, G image inside this IC. , the digital signal of B is 2^
An image display device comprising: a circuit for converting a value that can be expressed by the sum of n into an exponential function approximated by a polygonal line.
JP2313532A 1990-11-19 1990-11-19 Image display unit Pending JPH04183191A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2313532A JPH04183191A (en) 1990-11-19 1990-11-19 Image display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2313532A JPH04183191A (en) 1990-11-19 1990-11-19 Image display unit

Publications (1)

Publication Number Publication Date
JPH04183191A true JPH04183191A (en) 1992-06-30

Family

ID=18042452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2313532A Pending JPH04183191A (en) 1990-11-19 1990-11-19 Image display unit

Country Status (1)

Country Link
JP (1) JPH04183191A (en)

Similar Documents

Publication Publication Date Title
JP2000029424A (en) Picture display device
JPH04183191A (en) Image display unit
JP2553739B2 (en) Image display device
JP2822664B2 (en) White balance adjustment method for image display device
JP2871703B2 (en) Image display device
JP3118873B2 (en) Image display device
JP2797696B2 (en) Image display device
JPH07177446A (en) Image display device
JP2800402B2 (en) Image display device
JP3054877B2 (en) Malfunction prevention circuit for pulse width modulation circuit
JPH04188992A (en) Screen position automatic adjustment device
JPH07226899A (en) Image display device
JPH04183087A (en) Picture display device
JPH05314932A (en) Image display element
JPH089300A (en) Image evaluation device
JPH04344691A (en) Image display device
JPH04188976A (en) Image display method
JPH04245155A (en) image display device
JPH02257779A (en) Line cathode drive circuit
JPH0410277B2 (en)
JPH11224621A (en) Image display device
JPH04269430A (en) image display device
JPH07226898A (en) Image display device
JPH0434255B2 (en)
JPH05281919A (en) Image display device