JPH04183275A - パルス幅変調制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はパルス幅変調制御装置に関し、特に携帯用の交
流電源装置等に使用されるパルス幅変調方式のインバー
タ装置のパルス幅変調制御装置に関する。

（従来の技術） 近年、携帯用の交流電源装置には、出力周波数を安定化
させるためにインバータ装置を使用することが多くなっ
てきており、例えばエンジンで駆動される交流発電機に
よって商用周波数の交流電力を出力する携帯用電源装置
においては、エンジンを回転数の高い領域にて運転させ
て発電機から高出力の交流電流を得、この交流電流を一
旦直流に変換した後、インバータ装置により商用周波数
の交流に変換して出力するようにした装置が、実開昭５
９−１３２３９８号公報等によって知られている。

ところで、このような交流電源装置において、その使用
用途によっては出力波形をできるだけ正弦波に近似した
ものにしたいという要請があり、この要請に応えるべく
上記インバータ装置にパルス幅変調（ＰＷＭ）方式を採
用した交流電源装置も検討され始めている（特開昭６．
０−８２０９８号公報）。

この公報に開示されているように、この種のパルス幅変
調方式は、出力周波数及び出力電圧を決定する正弦波と
変調搬送用の三角波とかコンパレータ（比較器）で比較
され、その比較結果に応じたパルス幅を有するパルス幅
変調信号が前記インバータ装置に供給されてスイッチン
グ制御が行われる。

（発明が解決しようとする課題） しかしながら、上記従来のインバータ装置において出力
電圧の検出値に応じてフィードバック補正が行われ、正
弦波の振幅が搬送波である三角波の振幅よりも大きくな
った場合（例えばピーク部が歪んだ出力電圧波形を補正
しようと正弦波波形のピーク部が脹らんだ場合）、パル
ス幅変調信号は高レベル側又は低レベル側に保持されて
しまい、もしインバータ装置が、パルス幅変調信号がパ
ルストランスを介してインバータ装置のＦＥＴブリッジ
回路等に供給されるような構成であるならば、パルスト
ランスの二次側へパルス幅変調信号を伝達することがで
きず、従ってその間はインバータ装置をスイッチング動
作させることができないという問題があった。

本発明は上記事情に鑑みてなされたもので、正弦波の振
幅が搬送波である三角波の振幅よりも大きくなった場合
でもインバータ装置のスイッチング動作を中断すること
なく継続させることができるパルス幅変調制御装置を提
供することを目的とする。

（課題を解決するための手段） 上記目的を達成するために本発明によれば、直流電源回
路の出力をスイッチング制御するスイッチング装置と、
このスイッチング装置のスイッチング動作に基づいて交
流電力を出力する出力回路とを有するインバータ装置を
スイッチング制御するパルス幅変調制御装置において、
所定周波数の正弦波信号を形成する正弦波形成回路と、
この所定周波数よりも高い周波数信号を発生する高周波
信号発生器と、この高周波信号発生器からの出力信号に
基づき搬送用の三角波信号を形成する三角波形成回路と
、前記正弦波形成回路及び三角波形成回路からの各出力
信号を重畳させて重畳信号を形成する重畳信号形成回路
と、この重畳信号形成回路からの重畳信号をしきい値固
定の増幅回路で増幅することによりパルス幅変調信号を
形成するパルス幅変調回路と、このパルス幅変調回路か
ら出力されるパルス幅変調信号のパルス幅が所定値範囲
を逸脱するときに、このパルス幅を制限し、この制限さ
れたパルス幅を有するパルス信号を前記スイッチング装
置に供給するパルス幅制限回路とから成ることを特徴と
するパルス幅変調制御装置が提供される。

（作用） 正弦波信号と三角波信号との重畳信号が所定のしきい値
と比較されてパルス幅変調信号が形成され、このパルス
幅変調信号のパルス幅が所定値範囲を逸脱するときに、
このパルス幅を制限し、この制限されたパルス幅を有す
るパルス信号をスイッチング装置に供給して、直流電源
回路の出力をスイッチング制御する。

（実施例） 以下、本発明の実施例を添付図面を参照して説明する。

第１図は、本発明に係るインバータ装置を使用した携帯
用交流電源装置の全体構成図であり、第１図（ａ）中１
．２はそれぞれ交流発電機の固定子に独立して巻装され
た出力巻線であり、１は三相出力巻線、２は単相補助を
線である。また回転子（図示せず）には多極の永久磁石
の磁極が形成されており、エンジン（図示せず）によっ
て回転駆動されるように構成されている。三相出力巻線
１の出力端は３つのサイリスタと３つのダイオードとで
構成されるブリッジ整流回路３に接続され、ブリッジ整
流回路３の出力端は平滑回路４に接続される。そしてこ
のブリッジ整流回路３と平滑回路４とで直流電源回路が
構成されている。

単相補助巻線２の出力端は、正負両極出力端子Ｅ、Ｆを
有する定電圧供給装置５に接続される。

定電圧供給装置５は２組の整流回路、平滑回路、定電圧
回路５ａから成り１単相補助巻線２からの−の方向の電
流に対しては一方の組の各回路が働き、反対の方向の電
流に対しては他方の組の各回路が働き、これによって出
力端子Ｅ、　Ｆに夫々正負の定電圧が出力される。

６はサイリスタ制御回路であり、電源入力側の一端が定
電圧供給装置５の正極出力端子Ｅに接続され、他端が平
滑回路４の正極側端子とともに接地される。サイリスタ
制御回路６の信号入力端は平滑回路４の負極側端子に、
信号出力端はブリッジ整流回路３の各サイリスタのゲー
ト入力回路に接続される。

従って、三相出力巻線１から出力された三相交流電力は
ブリッジ整流回路３で整流され、続く平滑回路４で平滑
されて直流電力に変換されると共に、平滑回路４での直
流電圧の変動がサイリスタ制御回路６で検出され、その
検出信号に基づいてブリッジ整流回路３の各サイリスタ
の導通角を制御することにより平滑回路４の出力電圧が
安定に維持されるようなフィードバック制御が行われて
いる。

以上のサイリスタ制御回路による制御動作に関する詳細
な説明は、本出願人による特願平１−２３０９０８号及
び実願平１−８５３６０号に開示されているのでここで
は省略する。

次にインバータ装置について説明する。

平滑回路４の出力端はインバータ７に接続される。イン
バータ７は、スイッチング装置である４つのＦＥＴ　（
電界効果トランジスタ）Ｑｌ〜Ｑ４から成るブリッジ回
路で構成される。ＦＥＴＱＩ〜Ｑ４の各ゲート端子に接
続される駆動信号回路に関しては後述する。

インバータ７の出力端（ＦＥＴＱｌ、Ｑ４の接続点及び
ＦＥＴＱ２、Ｑ３の接続点）は出力回路であるローパス
フィルタ８を介して負荷（図示せず）が接続される出力
端子９．９′に接続される。

ローパスフィルタ８は、負荷に対してコイルＬｌ。

Ｌ２が直列になるように、コンデンサＣ１が並列になる
ように接続され、インバータ７の出力のうちの低周波分
（本実施例では商用周波数）の交流電流を通過させるこ
とにより、出力端子９，９°から負荷へ商用周波数の電
力を供給するように構成されている。

ローパスフィルタ８のコンデンサＣ１の両端Ｇは、夫々
第１図（ｂ）に示した抵抗Ｒ１，Ｒ２の直列回路及び抵
抗Ｒ３，Ｒ４の直列回路の各一端に接続される。一方こ
れら抵抗直列回路の各他端は定電圧供給装置５の正極出
力端子Ｅに接続される。抵抗Ｒ１，Ｒ２の接続点及び抵
抗Ｒ３，Ｒ４の接続点は夫々抵抗ＲＩＯ，Ｒ１１を介し
て差動アンプ１０１のプラス側入力端子及びマイナス側
入力端子に接続されるとともに、上記２つの接続点間に
は高周波成分カット用のコンデンサＣ２が接続される。

差動アンプ１０１を構成するオペアンプのプラス側入力
端子は高周波成分カット用のコンデンサＣ３を介して接
地される。なお、抵抗Ｒ１〜Ｒ４，コンデンサＣ２，差
動アンプ１０１よってシフト量検出回路が構成される。

１０２は商用周波数、例えば５０Ｈｚまたは６０Ｈｚの
正弦波を発生する正弦波発振器である。この正弦波発振
器１０２の出力及び差動アンプ１０１の出力は夫々差動
アンプ１０３（シフト量補正回路）のマイナス側入力端
子及びプラス側入力端子に接続される。

１０４は矩形波発振器（高周波信号発生器）であり、こ
の矩形波発振器１０４で発振される矩形波の周期は、後
述のインバータバッファ１０６の応答時間、約５０　ｎ
５ｅｃより大きい値に設定する。この値は従来のコンパ
レータの応答時間、約１μｓｅｃに比べ格段に速いもの
であり、従って当該矩形波の周波数は従来のＰＷＭ搬送
波（三角波）の周波数よりも格段に高く設定することが
できる。

矩形波発振器１０４の出力端は積分回路１０５（三角波
形成回路）に接続される。積分回路１０５の出力端と差
動アンプ１０３の出力端とは互いに接続されて重畳信号
形成回路を構成し、インバータバッファ１０６（パルス
幅変調回路）に接続される。インバータバッファ１０Ｂ
は所定のしきい値（スレッシュホルドレベル）を有し、
当該しきい値を越えたレベルの信号が入力したときは低
レベルの信号を出力し、一方当該しきい値以下のレベル
の信号が入力したときは高レベルの信号を出力するもの
であり、ゲート端子からの入力信号に対し固定されたし
きい値を有する、例えばＣ−ＭＯＳゲートのスレッシュ
ホールドレベルを有するバッファ用のＩＣで構成する。

インバータバッファ１０Ｂの出力端はＮＡＮＤ回路１０
７の一方の入力端に接続される。

矩形波発振器１０４の出力端は、更にインバータバッフ
ァ１０８を介して微分回路１１０に、及び２連のインバ
ータバッファ１０９を介して微分回路１１１に夫々接続
される。微分回路１１０は、入力端と出力端との間に設
けたカップリング用のコンデンサＣ４と、このコンデン
サＣ４の出力端と定電圧供給装置５の負極出力端子Ｆと
の間に設けた、ダイオードＤｉ（アノードを負極出力端
子Ｆ側に向けた）と抵抗Ｒ５との並列回路から構成され
る。

なお、微分回路１１１も微分回路１１０と全く同様に配
置されたカップリング用のコンデンサＣ５、ダイオード
Ｄ２、抵抗Ｒ６とから構成されている。

微分回路１１０の出力端はインバータバッファ１１２を
経てＮＡＮＤ回路１０７の他方の入力端に接続される。

ＮＡＮＤ回路１０７の出力端はＮＡＮＤ回路１１４の一
方の入力端に接続される。微分回路１１１の出力端はイ
ンバータバッファ１１１を経てＮＡＮＤ回路１１４の他
方の入力端に接続される。なお、回路１０７〜１１４に
よりパルス幅制限回路を構成する。

ＮＡＮＤ回路１１４の出力端は２連のインバータバッフ
ァ１１５を経て、トランジスタＱ５．Ｑ６から成るプッ
シュプル増幅器１１６に接続される。プッシュプル増幅
器１１ＢのトランジスタＱ５のコレクタは定電圧供給装
置５の正極出力端子Ｅに、トランジスタＱ６のコレクタ
は定電圧供給装置５の負極出力端子Ｆに接続される。

プッシュプル増幅器１１Ｂの一出力端（トランジスタＱ
５．Ｑ６のエミッタどうしの接続点）はダイオードＤ３
のアノードとダイオードＤ４のカンードとの接続点に接
続される。ダイオードＤ３のカソードは定電圧供給装置
５の正極出力端子Ｅに、ダイオードＤ４のアノードは定
電圧供給装置５の負極出力端子Ｆに接続される。ダイオ
ードＤ３、Ｄ４は後述のパルストランスで発生するサー
ジを吸収するためのものである。

ダイオードＤ３のアノードとダイオードＤ４のカソード
との接続点は、低周波成分カット用のコンデンサＣ６を
介してパルストランスＡ、Ｃの一次側コイルＬ３．Ｌ４
の各一端に接続される。これら−次側コイルＬ３．Ｌ４
の各他端は定電圧供給装置５の負極出力端子Ｆに接続さ
れる。コンデンサＣ６は、周波数の高いＰＷＭ搬送周波
数信号のみを通し、低周波成分は通さないような定数値
に設定される。

またＮＡＮＤ回路１１４の出力端はインバータバッファ
１１７を経た後、上記同様、トランジスタＱ７゜Ｑ８か
ら成るプッシュプル増幅器１１ｇに接続され、プッシュ
プル増幅器１１８の出力端はダイオードＤ５のアノード
とダイオードＤ６のカソードとの接読点に接続される。

この接続点は、上述のコンデンサＣ６と同様にＰＷＭ搬
送周波数信号のみを通し、低周波成分は通さないような
定数値に設定されたコンデンサＣ７を介してパルストラ
ンスＢ。

Ｄの一次側コイルＬ５．Ｌ６の各一端に接続される。

第１図（ａ）に戻って、ＦＥＴＱＩ　〜Ｑ４の各ゲート
端子に接続される駆動信号回路について説明する。パル
ストランスＡの二次側の一端は、抵抗Ｒ７、復調用のコ
ンデンサＣ８、抵抗Ｒ８とダイオードＤ７との並列回路
を経てＦＥＴＱＩのゲート端子に接続され、一方パルス
トランスＡの二次側の他端はＦＥＴＱＩのソース端子に
接続される。コンデンサＣ８と、抵抗Ｒ８、ダイオード
Ｄ７から成る並列回路との接続点は、ツェナーダイオー
ドＤ８．Ｄ９を介してパルストランスＡの二次側の前記
他端に接続される。ダイオードＤ７はアノードがＦＥＴ
ＱＩのゲート端子側になるように、またツェナーダイオ
ードＤ８．Ｄ９は互いのアノードどうしが向き合うよう
に接続される。

各パルストランスＢ、　Ｃ，Ｄの二次側と、対応する各
ＦＥＴＱ２〜Ｑ４のゲート端子との間にも、パルストラ
ンスＡの二次側とＦＥＴＱＩのゲート端子との間に設け
られた回路と全く同様な回路が設けられる。

以上のように構成されたインバータ装Ｒ（インバータ７
、ローパスフィルタ８、及び第１図（ｂ）の回路装置）
の作動を、第２図乃至第５図に示す信号波形を参照して
以下に詳述する。

インバータ７のＦＥＴＱＩ、Ｑ３及びＦ　ＥＴＱ２、Ｑ
４のゲート端子には後述するパルス幅変調（ＰＷＭ）信
号が入力され、このＰＷＭ信号に応じてＦＥＴＱｌ、Ｑ
３及びＦＥＴＱ２．Ｑ４を交互に導通させることにより
平滑回路４の出力をスイッチング制御してローパスフィ
ルタ８へ出カスる。ローパスフィルタ８は高周波成分を
カットして商用周波数の交流電力を出力端子９，９′か
ら負荷に供給する。

出力端子９に現れる出力電圧の波形と出力端子９″に現
れる出力電圧の波形は、それぞれが電圧分割抵抗Ｒ１，
Ｒ２及びＲ３，Ｒ４を経た後、差動アンプ１０１にて比
較され、その差、即ち出力電圧の波形の歪みあるいはオ
フセット成分を検出し、この検出信号を増幅して差動ア
ンプ１０３に出力する。出力端子９，９−に現れる出力
電圧の波形どうしを比較するため出力電圧の波形の歪み
が精度よく検出できる。なお、コンデンサＣ２，Ｃ３に
より当該差信号から高周波成分が除かれるとともに、コ
ンデンサＣ３は差動アンプ１０３に加わる外乱をも除去
する。

差動アンプ１０３は正弦波発振器１０２から入力される
商用周波数の正弦波信号と差動アンプ１０１から入力さ
れる直流分のフィードバック信号とを比較し、フィード
バック信号によって振幅基準レベルを補正された商用周
波数の正弦波信号（第２図ｂ”）を出力する。この補正
された正弦波信号に基づき後述のようにＰＷＭ信号をつ
くるため、インバータバッファ１０６のしきい値のバラ
ツキ、各種構成部品の温度特性のバラツキ等に起因して
発生する前記出力電圧の波形の歪み及びオフセット成分
を減少させることが可能となる。

矩形波発振器１０４から出力された矩形波信号（第３図
ｇ）は積分回路１０５で積分されて三角波信号（第２図
ｂ′及び第３図ｂｉが形成される。

この三角波信号ｂ′と差動アンプ１０３からの補正され
た正弦波信号ｂ“°とが重畳されて重畳信号（第２図ｂ
）が形成され、インバータバッファ１０６に入力される
。インバータバッファ１０６では、しきい値（第２図す
に示す破線）を越えるレベルの信号が入力したときには
低レベルの信号を出力し、一方しきい値以下のレベルの
信号が入力したときには高レベルの信号を出力する（第
２図ｇ）。

この出力パルス列信号Ｃは、三角波信号ｂ′を搬送波と
し、正弦波信号ｂ”によりパルス幅変調されたパルス幅
変調（ＰＷＭ）信号となる。次に、このパルス幅変調信
号ＣからＮＡＮＤ回路ｌ１４の出力信号ｉにいたるまで
の説明をする。なお、この部分の説明においてはこのＰ
ＷＭ信号を簡略化して第３図ｇに示すように同一のパル
ス幅にて示している。

矩形波発振器１０４から出力された矩形波信号（第３図
ｇ）は、インバータバッファ１０８て反転された後、微
分回路１１０で微分処理され、第３図ｇに示すような信
号になる。即ち、矩形波信号（第３図ｇ）の立下がり時
には抵抗Ｒ５を経てコンデサＣ４が充電されて第３図ｇ
に示す正側の微分出力立上がり時にはダイオードＤ１を
経てコンデサＣ４が放電されて負側の微分出力が現れる
。

微分回路１１０からの出力信号はインバータバッファ１
１２で、しきい値（第３図ｇに示す破線）を基準に反転
増幅されて第３図ｇに示すような信号となる。このイン
バータバッファ１１２の出力信号（第３図ｇ）とインバ
ータバッファ１０６の出力信号（第３図ｇ）とかＮＡ＼
Ｄ回路１０７に人力され、ＮＡＮＤ回路１０７は第３図
りに示す信号を出力する。

更に、矩形波発振器１０４から出力された矩形波信号（
第３図ｇ）は、２連のインバータバッファ１０９を経た
後、微分回路１１１て微分処理され、第３図ｆに示すよ
うな信号になる。この微分処理された信号はインバータ
バッファ１１３てしきい値（第３図ｆに示す破線）を基
準に反転増幅されて第３図ｇに示すような信号となる。

微分回路１１１及びインバータバッファ１１３での信号
処理動作は前述の微分回路１１０及びインバータバッフ
ァ１１２での動作と同様である。

ＮＡＮＤ回路１１４へは、ＮＡＮＤ回路１０７の出力信
号（第３図ｈ）とインバータバッファ１１３の出力信号
（第３図ｇ）とが入力し、ＮＡＮＤ回路１１４は第３図
ｇに示すような信号を出力する。

ところで、前述のように、出力端子９，９°に接続され
る負荷の影響等に起因して出力電圧波形に歪みが発生し
た場合等においては、この出力波形を正弦波に近付ける
ようなフィードバック制御がかけられのであるが、電動
機負荷を接続した場合等のように一時的にしろ、大変大
きな波形歪みが発生した場合においては差動アンプ１０
３から出力される正弦波信号（第２図ｂ゛°）の振幅が
、差動アンプ１０１からのフィードバック信号によって
補正されるために三角波信号の振幅よりも大きくなる場
合があり得る。その結果、重畳信号（第２図ｂ）がしき
い値（第２図すの破線）から継続してに外れ続けること
になると、この間はインバータバッファ１０６の出力が
高レベルのまま（重畳信号の最大値がしきい値以下）、
または低レベルのまま（重畳信号の最小値がしきい値以
上）になってしまい、直流出力となるため、パルストラ
ンスで信号伝達ができなくなるが、本発明においては、
インバータバッファ１１２．１１３の出力信号によって
このような支障が生じないように構成している。

この動作にむいて以下に説明する。。

例えばインバータバッファ１０６の出力が高レベルのま
まになった場合（第４図ｇ）、この場合でもインバータ
バッファ１１２及び１１３の出力信号は第４図ｇ及び第
４図ｇのように変わらないから、ＮＡＮＤ回路１０７の
出力信号のパルス幅はインバータバッファ１１２の出力
信号ｅのパルス幅で制限されて第４図りのようになり、
従ってＮＡＮＤ回路１１４の出力信号は第４図ｇのよう
になる。

一方インバータバッフ７１０６の出力が低レベルのまま
になった場合（第５図ｇ）、この場合でもインバータバ
ッファ１１２及び１１３の出力信号は第５図ｅ及び第５
図ｇのように変わらないからＮＡＮＤ回路１０７の出力
信号は第５図りのようになり、従ってＮＡＮＤ回路１１
４の出力信号のパルス幅はインバータバッファ１１３の
出力信号ｇのパルス幅で制限されて第５図ｉのようにな
る。従って、出力電圧の波形の大きな歪みやオフセット
が発生した場合にも、このしきい値を越えている間はＰ
ＷＭ信号として最小パルス幅もしくは最大パルス幅で制
限されたパルス列（第４図ｉあるいは第５図ｉ）がＮＡ
ＮＤ回路１１４から出力され続ける。このフェイルセー
フ処理により、インバータを作動させ続けることができ
る。

次に、ＮＡＮＤ回路１１４から出力された後のＰＷＭ信
号について説明する。このＰＷＭ信号は、２連のインバ
ータバッファ１１５を経た後、プッシュプル増幅器１１
Ｂでプッシュプル増幅され、その後低周波成分カット用
のコンデンサＣ６へ供給される。

このコンデンサＣ６を通過する直前の信号は基準レベル
に対し振幅一定のＰＷＭ信号であるが、この信号の平均
電圧（積分値）は、正弦波発振器１０２からの正弦波と
同一の周期で変化しており、従ってこのＰＷＭ信号は当
該正弦波と同一の周波数（商用周波数）成分を含んでい
る。

コンデンサＣ６は低周波信号、即ち本実施例における商
用周波数信号を通さず、高周波信号であるＰＷＭ搬送周
波数信号のみを通すので、ＰＷＭ信号がコンデンサＣ６
を通過後は、第２図ｊに示すように、商用周波数成分と
は逆相にパルス列全体が上下して平均電圧が常時零であ
るパルス信号列に変換される。この平均電圧が常時零で
あるパルス信号列がパルストランスＡ、Ｃの各−次コイ
ルＬ３．Ｌ４に供給される。従ってパルストランスＡ、
Ｃを構成するトランスコアには、商用周波数成分による
磁気飽和の悪影響がほとんどなくなり、ＰＷＭ搬送周波
数で磁気飽和しない程度の小形サイズのもので構成する
ことが可能となる。

パルストランスＡの２次コイルから出力したパルス信号
（第２図ｊに示す信号とほぼ同じ）は、双方向電圧規制
回路であるツェナーダイオードＤ８、Ｄ９の各降伏電圧
と比較され、当該出力パルス信号が正極方向又は負極方
向においてこれら各降伏電圧を越えたときにツェナーダ
イオードＤ８又はＤ９が導通して出力パルス信号の電圧
規制を行うとともに、コンデンサＣ８が充放電され、コ
ンデンサＣ８の両端には、出力パルス信号が正極方向又
は負極方向において各降伏電圧を越えた分による平均電
圧（これは商用周波数を有する）が現れる。従って、Ｆ
ＥＴＱＩのゲート・ソース間には、商用周波数を有する
コンデンサｃ８の両端電圧と、パルストランスＡの２次
コイルがう出力したパルス信号とが重畳した信号、即ち
コンデンサＣ６を通過前のＰＷＭ信号（第２図Ｃ）が復
調される。ＦＥＴＱＩは、ＰＷＭ信号の正極パルス信号
がゲート端子に入力されている間に対応して導通する。

なお、コンデンサＣ８の定数はＦＥＴＱｌのゲート容量
に対し十分大きな値、抵抗Ｒ７の定数は、パルストラン
スＡとコンデンサｃ８とが共振しないＱに抑えることの
できる値を選定する。抵抗Ｒ８はＦＥＴＱＩのスイッチ
ング速度を調整するものであり、またダイオードＤ７は
、ＦＥＴＱＩのゲート端子に加えられていた電圧が低下
された時にそれまでにＦＥＴＱＩのゲート容量に蓄えら
れた電荷を急速に放電させてＦＥＴＱＩを即座に非導通
にするためのものである。

パルストランスＣの２次コイルから出力したパルス信号
も上述のパルストランスＡの２次コイルから出力したパ
ルス信号と全く同様に処理され、従ってＦＥＴＱ３のス
イッチングはＦＥＴＱＩと同じタイミングで行われるこ
とになり、従ってＰＷＭ信号の正極パルス入力時にＦＥ
ＴＱＩ及びＱ３が導通して平滑回路４から直流電流がロ
ーパスフィルタ８へ供給される。

次に、ＮＡＮＤ回路１１４から出力されたＰＷＭ信号は
、インバータバッファ１１７を経た後、上記プッシュプ
ル増幅器１１ＢからＦＥＴＱＩ、Ｑ３までの信号回路と
同様の信号処理が行われ、ＦＥＴＱ２゜Ｑ４はこのＰＷ
Ｍ信号に応じてスイッチング制御される。但し、インバ
ータバッファ１１７を経るためＰＷＭ信号は、上記プッ
シュプル増幅器１１６からＦＥＴＱＩ、Ｑ３までの回路
に加わるＰＷＭ信号とは位相が反転された信号となって
おり、従ってＦＥＴＱＩ、Ｑ３が導通しているときには
ＦＥＴＱ２．Ｑ４が非導通となり、ＦＥＴＱＩ、Ｑ３が
非導通となっているときにはＦＥＴＱ２．Ｑ４が導通す
るようにスイッチング制御される。

以上のように、商用周波数の正弦波を高周波の三角波信
号で変調したＰＷＭ信号に基づきインバータ７のスイッ
チング制御が行われ、その後インバータ７のスイッチン
グ出力に含まれる搬送周波数成分がローパスフィルタ８
で除かれ、はぼ正弦波に近似した商用周波数の交流電流
が出力端子９゜９°から負荷に供給される。

（発明の効果） 以上詳述したように本発明は、直流電源回路の出力をス
イッチング制御するスイッチング装置と、このスイッチ
ング装置のスイッチング動作に基づいて交流電力を出力
する出力回路とを有するインバータ装置をスイッチング
制御するパルス幅変調制御装置において、所定周波数の
正弦波信号を形成する正弦波形成回路と、この所定周波
数よりも高い周波数信号を発生する高周波信号発生器と
、この高周波信号発生器からの出力信号に基づき搬送用
の三角波信号を形成する三角波形成回路と、前記正弦波
形成回路及び三角波形成回路からの各出力信号を重畳さ
せて重畳信号を形成する重畳信号形成回路と、この重畳
信号形成回路からの重畳信号をしきい値固定の増幅回路
で増幅することによりパルス幅変調信号を形成するパル
ス幅変調回路と、このパルス幅変調回路から出力される
パルス幅変調信号のパルス幅が所定値範囲を逸脱すると
きに、このパルス幅を制限し、この制限されたパルス幅
を有するパルス信号を前記スイッチング装置に供給する
パルス幅制限回路とから成るので、正弦波の振幅か搬送
及である三角波の振幅よりも大きくなった場合でもスイ
ッチング装置の搬送周波数でのスイッチング動作を継続
させることができる。

また請求項３に記載のように、前記出力回路の出力電圧
から直流分シフト量を検出するシフト量検出回路と、前
記正弦波形成回路に接続され、このシフト量検出回路で
検出されたシフト量に応じて前記正弦波信号を補正する
シフト量補正回路とから成るので、出力電圧のオフセッ
トにより正弦波信号の振幅が補正されて大きくなり、そ
の結果、正弦波信号の振幅が三角波信号の振幅を越えて
もスイッチング装置にはパルス信号が供給され、従って
スイッチング装置は動作を継続できる。

また請求項４に記載のように、前記スイッチング装置は
ブリッジ接続されたＦＥＴで構成すると共に、前記パル
ス幅制限回路からの出力信号をパルストランスを介して
前記スイッチング装置の前記各ＦＥＴのゲート端子に供
給して前記各ＦＥＴをスイッチング動作させるゲート制
御回路を備え、このゲート制御回路は、前記パルストラ
ンスの一次側に接続され、前記パルス幅制限回路からの
出力信号から低周波成分を除いて前記パルストランスの
一次側に供給する低周波成分カット用コンデンサと、前
記パルストランスの二次側に接続された減衰抵抗及び復
調用コンデンサの直列回路と、この直列回路と前記ＦＥ
Ｔとの間に接続され、前記ＦＥＴのゲート・ソース間電
圧を安定化する双方向電圧規制回路とを備えるので、パ
ルス幅変調信号やパルス信号がパルストランスを介して
スイッチング装置のＦＥＴに供給される構成のパルス幅
変調制御装置において、パルストランスを小型化するこ
とができるとともに、インバータ装置出力が過負荷状態
となって、フィードバック信号により正弦波信号の振幅
が大きくなっても、インバータ装置の交流出力波形のピ
ーク値のみを抑えるようにしてスイッチング作動を継続
させることができる。

【図面の簡単な説明】

第１図は本発明に係るインバータ装置を使用した携帯用
の交流電源装置の全体構成図、第２図及び第３図はイン
バータ装置の各部における信号波形のタイムチ、ヤード
図、第４図及び第５図はＰＷＭ信号のフェイルセーフ動
作が行われた際のインバータ装置の各部における信号波
形のタイムチャ−ト図である。 ７・・・インバータ（スイッチング装置）、　８・・・
ローパスフィルタ（出力回路）、　１０２・・・正弦波
発振器（正弦波形成回路）、　１０３・・・作動アンプ
（シフト量補正回路）、　１０４・・・矩形波発振器（
高周波信号発生器）、　１０５・・・積分回路（三角波
形成回路）、　１０Ｂ・・・インバータバッファ（パル
ス幅変調回路）、　１０７〜１１４・・・ＮＡＮＤ回路
、インバータバッファ、微分回路（パルス幅制限回路）
、　Ｒ１−Ｒ４，Ｃ２，１０１・・・抵抗、コンデンサ
。 作動アンプ（シフト量検出回路）、　Ｃ６・・・低周波
成分カット用コンデンサ、　Ｒ７・・・減衰抵抗、Ｃ８
・・・復調用コンデンサ、　Ｄ８．Ｄ９・・・ツェナー
ダイオード（双方向電圧規制回路）。 出願人　　　本田技研工業株式会社

Claims (1)

1. 【特許請求の範囲】 １、直流電源回路の出力をスイッチング制御するスイッ
   チング装置と、このスイッチング装置のスイッチング動
   作に基づいて交流電力を出力する出力回路とを有するイ
   ンバータ装置をスイッチング制御するパルス幅変調制御
   装置において、所定周波数の正弦波信号を形成する正弦
   波形成回路と、この所定周波数よりも高い周波数信号を
   発生する高周波信号発生器と、この高周波信号発生器か
   らの出力信号に基づき搬送用の三角波信号を形成する三
   角波形成回路と、前記正弦波形成回路及び三角波形成回
   路からの各出力信号を重畳させて重畳信号を形成する重
   畳信号形成回路と、この重畳信号形成回路からの重畳信
   号をしきい値固定の増幅回路で増幅することによりパル
   ス幅変調信号を形成するパルス幅変調回路と、このパル
   ス幅変調回路から出力されるパルス幅変調信号のパルス
   幅が所定値範囲を逸脱するときに、このパルス幅を制限
   し、この制限されたパルス幅を有するパルス信号を前記
   スイッチング装置に供給するパルス幅制限回路とから成
   ることを特徴とするパルス幅変調制御装置。 ２、前記パルス幅制限回路は、前記高周波信号発生器の
   出力信号に基づき最大及び最小パルス幅を有するパルス
   信号を形成する最大最小パルス幅信号形成回路と、前記
   パルス幅変調信号のパルス幅が前記所定値範囲を逸脱す
   るときには、この最大最小パルス幅信号形成回路で形成
   されたパルス信号を前記スイッチング装置に供給し、一
   方前記パルス幅変調信号のパルス幅が前記所定値範囲内
   にあるときには、前記パルス幅変調信号を前記スイッチ
   ング装置に供給する判別供給回路とから成ることを特徴
   とする請求項１記載のパルス幅変調制御装置。 ３、前記出力回路の出力電圧から直流分シフト量を検出
   するシフト量検出回路と、前記正弦波形成回路に接続さ
   れ、このシフト量検出回路で検出されたシフト量に応じ
   て前記正弦波信号を補正するシフト量補正回路とから成
   ることを特徴とする請求項１又は２記載のパルス幅変調
   制御装置。 ４、前記スイッチング装置はブリッジ接続されたＦＥＴ
   で構成すると共に、前記パルス幅制限回路からの出力信
   号をパルストランスを介して前記スイッチング装置の前
   記各ＦＥＴのゲート端子に供給して前記各ＦＥＴをスイ
   ッチング動作させるゲート制御回路を備え、このゲート
   制御回路は、前記パルストランスの一次側に接続され、
   前記パルス幅制限回路からの出力信号から低周波成分を
   除いて前記パルストランスの一次側に供給する低周波成
   分カット用コンデンサと、前記パルストランスの二次側
   に接続された減衰抵抗及び復調用コンデンサの直列回路
   と、この直列回路と前記ＦＥＴとの間に接続され、前記
   ＦＥＴのゲート・ソース間電圧を安定化する双方向電圧
   規制回路とを備えることを特徴とする請求項１乃至３の
   いずれかに記載のパルス幅変調制御装置。