JPH04184549A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は情報処理装置に関し、特に主記憶装置のライト
プロテクトエリアに対し、ライト動作実行時のキャッシ
ュメモリの制御に関する。

〔従来の技術〕

従来の制御方式としては、マイクロプロセッサがライト
動作を実行し、内蔵されているキャッシュメモリにヒツ
トした場合、現在キャッシュメモリに存在する第１のデ
ータをライト動作でライトしようとしている第２のデー
タに置換した後、マイクロプロセッサ外部サイクルが実
行され、主記憶装置に対し、ライト動作を実行しようと
する。

このとき、主記憶装置のライトプロテクトエリアに対す
るライト動作であったならば、主記憶装置に対しては第
２のデータはライトされないため、キャッシュメモリの
内容と異なってしまう、従って、ライトプロテクトエリ
アに対するライト動作が実行された場合、マイクロプロ
セッサが、ライト動作でキャッシュメモリに格納した第
２のデー夕を無効化し、以降、同一アドレスをリードす
ると、必ずミスヒツトして主記憶装置からデータを取り
込む様になっていた。

〔発明が解決しようとする問題点〕

上述した従来のキャッシュ制御方式は、マイクロプロセ
ッサのライトアクセスがキャッシュメモリにヒツトし、
さらにこのアクセスが、主記憶装置のライトプロテクト
エリアに対するライトであった場合、キャッシュメモリ
のヒツトしたデータを無効化するため、ライトプロテク
トエリアに対するライトアクセスが多発するとキャツシ
ュヒツト率が低下するという欠点がある。

〔問題を解決するための手段〕

本発明の情報処理装置はライトスルー方式のキャッシュ
メモリを内蔵するマイクロプロセッサと、ライトプロテ
クト機能をもつ主記憶装置とを有する情報処理装置にお
いて、該マイクロプロセッサの咳主記憶装置へのライト
動作の実行サイクルで、前記キャッシュメモリにヒツト
した場合、キャッシュメモリに存在している第１のデー
タを該サイクルでライトする第２のデータに置換する前
に、該第１のデータを一旦保持しておく手段と、前記、
主記憶装置のライトプロテクトエリアに対してのライト
動作が実行中であることをマイクロプロセッサに通知す
る手段と、該ライトプロテクトエリアに対してライト動
作実行中であることを認識すると、前記保持されている
第１のデータを、再度、前記第２のデータと置換して前
記キャッシュメモリに格納しておく手段とを有すること
を特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図、本発明の一実施例のブロック図である。

マイクロプロセッサ１は命令を実行し、アドレス生成を
行なう実行ユニット１１と、キャッシュメモリのタグ部
１２と、データ部１３と、実行ユニット１１から出力さ
れるアドレスの一部と、タグ部１２から出力されるアド
レスとを比較してヒツト／ミスヒツトの判断をするコン
パレータ１５と、コンパレータ１５のコントロールによ
り、データ部１３の一部を保持しておくスタック１４で
構成されている。マイクロプロセッサのアドレスバス２
１はメモリコントローラ３と接続されており、さらにメ
モリコントローラ３と主記憶装置２（以降メインメモリ
２と記す）とはメモリアドレスノマス２６で接続されて
いる。マイクロプロセッサ１のアドレスバス２１の下位
部がキャッシュメモリのタグ部１２とデータ部１３のア
ドレスを示し、アドレスバス２１の上位部はコンパレー
タ１５に接続され、コンパレータ１５とタグ部１２とは
アドレスバス２２で接続されている。また、実行ユニッ
ト１１とキャッシュメモリのデータ部１３とはデータバ
ス２３で接続されており、データ部１３は、メインメモ
リ２とはデータバス２４で、スタック１４とはデータバ
ス２５で各々接続されてＪ、ｚる。さらにコンパレータ
１５が出力するコントロール信号３１はキャッシュメモ
リのデータ部１３に対し、ヒツト／ミスヒツトを通知し
、コントロール信号３３はメモリコントロール３に対し
ヒツト／ミスヒツトを通知する。メモリコントロール３
から出力されるコントロール信号３４は、メモリ２およ
びコンパレータ１５に対し、ライトプロテクトエリアへ
のライトアクセスであることを通知し、さらに、コンパ
レータ１５はコントロール信号３２でバッファ１４をコ
ントロールする。

本実施例の動作について第１図を用い説明する。

メインメモリ２の特定アドレスにデータＡが格納されて
おり、キャッシュメモリにも既にデータＡがロードされ
ているものとする。マイクロプロセッサ１がデータＡを
リードする場合、まず実行ユニットが、アドレスバス２
１にデータＡの格納されているアドレスを出力する。ア
ドレスの上位部はコンパレータ１５に、下位部はタグ部
１２のアドレスを示す、タグ部１２では、示されたアド
レスに存在するデータをアドレスバス２２に出力する。

コンパレータ１５では、入力されたアドレスバス２１の
上位部と、アドレスバス２２のアドレスを比較し、一致
するかを判断する。ここでは、既にデータＡがデータ部
１３に格納されているものとしているため、コンパレー
タ１５では一致する。コンパレータ１５から、比較デー
タが一致したこと、即ちキャッシュメモリにヒツトした
ことを、データ部３１にはコントロール信号３１を用い
て通知し、メモリコントローラ３には、コントロール信
号３３を用いて通知する。データ部１３では、アドレス
バス２１の下位部が示すアドレスにあるデータＡを、デ
ータバス２３に出力する。

メモリコントローラ３は、リード時にヒツトしたことを
認識すると、メインメモリ２に対してはアクセスをしな
い。データバス２３に出力されたデータＡを、実行ユニ
ット１１が取り込んで、プロセッサｌがデータＡをリー
ドしたことになる。

次に、マイクロプロセッサ１がデータＡの存在するアド
レスに対して、データＢをライトする場合、実行ユニッ
ト１１がアドレスバス２１にデータＡの存在するアドレ
スを出力し、データバス２３にはデータＢを出力する。

タグ部１２は、データバス２１の下位部が示すタグ部１
２のデータをアドレスバス２２に出力し、コンパレータ
１５では、データバス２１の上位部とアドレスバス２２
のアドレスを比較し、結果が一致すると、コントロール
信号３１を用いて、データ部１３に、コントロール信号
３２を用いてスタック１４に、それぞれキャッシュメモ
リにヒツトしたことを通知する。

データ部１３では、ヒツトしたことをＥＲｅ＆すると、
アドレスバス２１の下位部が示すアドレスに存在するデ
ータＡを、データハ゛ス２５に出力し、データバス２３
上のデータＢを取り込み、データＡの存在していたエリ
アにデータＢを格納すると同時に、データバス２４に、
データＢを出力する。また、キャッシュメモリにライト
ヒツトしたことを認識したスタック１４は、データバス
２５上のデータＡを取り込み、保持しておく。

以下、２つの場合について説明する。まず第１に、メモ
リコントローラ３に入力されているアドレスが、メイン
メモリ２のライトプロテクトエリアでなかった場合、メ
モリコントローラ３はメインメモリ２に対して、メモリ
アドレスをアドレスバス２５を出力し、メインメモリ２
にデータバス２４上のデータＢをライトさせる。第２に
、メモリコントローラ３に入力されているアドレスが、
メインメモリ２のライトプロテクトエリアであった場合
、メモリコントローラ３はメインメモリ２に対して、コ
ントロール信号３４を用いてライトプロテクトエリアに
ライト実行中であることを通知し、メインメモリ２はデ
ータバス２４上のデータＢのライトは実行しない、また
、コントロール信号３４で、ライトプロテクトエリアに
ライト実行中であることを認識したコンパレータ１５は
、コントロール信号３２を用い、スタック１４に対して
、先に保持したデータＡをデータバス２５ヘトライブさ
せ、コントロール信号３１を用い、データ部１３に対し
て、データバス２５上のデータＡを、アドレスバス２１
の下位部が示すアドレス、即ち、先にデータＡをデータ
Ｂに置換したエリアに格納させる。

〔発明の効果〕

以上説明したように本発明は、マイクロプロセッサの主
記憶装置に対するライトアクセスがキャッシュメモリに
ヒツトし、さらに、このアクセスが主記憶装置のライト
プロテクトエリアに対するライトであった場合でも、キ
ャッシュメモリのヒツトするデータを一旦スタックに保
持して、サイクル終了時点では、メインメモリとキャッ
シュのデータを一致させることにより、ヒツトデータの
無効化を防ぎ、ライトプロテクトエリアに対するライト
アクセスが多発しても、キャツシュヒツト率の低下を招
かないという効果がある。

【図面の簡単な説明】

第１図は本発明のブロック図である。 １・・・マイクロプロセッサ、２・・・主記憶装置、３
・・・メモリコントローラ、１１・・・実行ユニット、
１２・・・キャッシュメモリのタグ部、１３・・・キャ
ッシュメモリのデータ部、１４・・・スタック、２１゜
２２・・・アドレスバス、２３〜２５・・・データバス
、２６・・・メモリアドレスバス、３１〜３４・・・コ
ントロール信号。 代理人　弁理士　　山　　下　穣　平

Claims (1)

【特許請求の範囲】
1. ライトスルー方式のキャッシュメモリを内蔵するマイク
   ロプロセッサと、ライトプロテクト機能をもつ主記憶装
   置とを有する情報処理装置において、該マイクロプロセ
   ッサの該主記憶装置へのライト動作の実行サイクルで、
   前記キャッシュメモリにヒットした場合、キャッシュメ
   モリに存在している第１のデータを該サイクルでライト
   する第２のデータに置換する前に、該第１のデータを一
   旦保持しておく手段と、前記、主記憶装置のライトプロ
   テクトエリアに対してのライト動作が実行中であること
   をマイクロプロセッサに通知する手段と、該ライトプロ
   テクトエリアに対してライト動作実行中であることを認
   識すると、前記保持されている第１のデータを、再度、
   前記第２のデータと置換して前記キャッシュメモリに格
   納しておく手段とを有することを特徴とする情報処理装
   置。