JPH04184932A - パッシベーション膜の形成方法 - Google Patents
パッシベーション膜の形成方法Info
- Publication number
- JPH04184932A JPH04184932A JP2314530A JP31453090A JPH04184932A JP H04184932 A JPH04184932 A JP H04184932A JP 2314530 A JP2314530 A JP 2314530A JP 31453090 A JP31453090 A JP 31453090A JP H04184932 A JPH04184932 A JP H04184932A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plasma
- forming
- passivation
- formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置のパッシベーション膜の形成方法
に関する。
に関する。
［発明の概要］
本発明は、５ｉＯｘＮ、系のパッシベーション膜の形成
方法において、 プラズマ励起シリコン窒化膜と、プラズマ励起シリコン
酸化膜とを交互に形成することにより、パッジベージジ
ン膜中の水素含油量を低減して例えば下地アルミニウム
配線にボイドが発生するのを防止すると共に、屈折率等
の光学特性の設定を容易とし、更に段差被覆性（ステッ
プ力バレγジ）を向上した。
方法において、 プラズマ励起シリコン窒化膜と、プラズマ励起シリコン
酸化膜とを交互に形成することにより、パッジベージジ
ン膜中の水素含油量を低減して例えば下地アルミニウム
配線にボイドが発生するのを防止すると共に、屈折率等
の光学特性の設定を容易とし、更に段差被覆性（ステッ
プ力バレγジ）を向上した。
［従来の技術］
近年、パッシベーションに用いられるプラズマ励起シリ
コン窒化膜（以下、Ｐ−８ｉＮｘ膜と称する）は、ステ
ップカバレ・ノジに優れ、耐湿性が高いことから多用さ
れている。しかし、下地にアルミニウム配線を用いる場
合、このＰ−３ｉＮｘ膜を低ストレス化してヒロックを
防止し、しかも低温化してＡ１ボイドの発生を防止する
ことが求められている。
コン窒化膜（以下、Ｐ−８ｉＮｘ膜と称する）は、ステ
ップカバレ・ノジに優れ、耐湿性が高いことから多用さ
れている。しかし、下地にアルミニウム配線を用いる場
合、このＰ−３ｉＮｘ膜を低ストレス化してヒロックを
防止し、しかも低温化してＡ１ボイドの発生を防止する
ことが求められている。
このため、パッジベージロン膜を複数の膜（ＳｉＮ膜）
の積層構造として形成し、夫々の膜を形成する場合の条
件、膜質等を適宜設計することによって応力の種類を引
張り又は圧縮として、パッジベージ璽ン膜全体として応
力が相互に打ち消しあうようにして応力を所定値以下に
低減させる技術が提案されている（特開平２−８４７２
８号）。
の積層構造として形成し、夫々の膜を形成する場合の条
件、膜質等を適宜設計することによって応力の種類を引
張り又は圧縮として、パッジベージ璽ン膜全体として応
力が相互に打ち消しあうようにして応力を所定値以下に
低減させる技術が提案されている（特開平２−８４７２
８号）。
また、パッシベーション膜としてのプラズマ励起シリコ
ンオ牛シナイトライド（Ｐ−８ｉＯ，Ｎ、）膜の形成方
法として、例えばテトラエトキシシラン（ＴＥ０１）と
ＮＨ，を１００Ｔｏ ｒ ｒ以下の真空中において５０
〜５００℃で加熱し、５０ｋＨｚ〜１３．５６ＭＨｚの
高周波プラズマ中あるいはμ波プラズマ中で反応させて
Ｓ ｓ Ｏｘ Ｎ ｙ膜を得る方法が知られている（公
開技報番号９Ｏ−９８６０）。
ンオ牛シナイトライド（Ｐ−８ｉＯ，Ｎ、）膜の形成方
法として、例えばテトラエトキシシラン（ＴＥ０１）と
ＮＨ，を１００Ｔｏ ｒ ｒ以下の真空中において５０
〜５００℃で加熱し、５０ｋＨｚ〜１３．５６ＭＨｚの
高周波プラズマ中あるいはμ波プラズマ中で反応させて
Ｓ ｓ Ｏｘ Ｎ ｙ膜を得る方法が知られている（公
開技報番号９Ｏ−９８６０）。
［発明が解決しようとする課題］
しかしながら、上記した従来技術の前者においては、膜
中の水素含有に伴ない、アニール時に下地と膜との界面
にＨｌが気化して界面の破壊が生じる問題点が解決され
ていない。
中の水素含有に伴ない、アニール時に下地と膜との界面
にＨｌが気化して界面の破壊が生じる問題点が解決され
ていない。
一般に、シリコンナイトライド系膜の成膜に際し、高速
レートのまま、プロセスを低温化した場合、水素含有量
が増加し、後のアニールで下地との界面が水素発泡に起
因して破壊されることが知られている。このような水素
含有量を低下させる対策として、形成ガスをＳ ＋ ８
４／ Ｈを系にしたり、Ｓ ｉ Ｈ４／ＮＨ，／Ｎ、Ｏ
系を用いてＰ−３ｉＯ，Ｎ。
レートのまま、プロセスを低温化した場合、水素含有量
が増加し、後のアニールで下地との界面が水素発泡に起
因して破壊されることが知られている。このような水素
含有量を低下させる対策として、形成ガスをＳ ＋ ８
４／ Ｈを系にしたり、Ｓ ｉ Ｈ４／ＮＨ，／Ｎ、Ｏ
系を用いてＰ−３ｉＯ，Ｎ。
化することが行なわれているが、ステップカバレッジが
悪化する問題点がある。
悪化する問題点がある。
また、上記した従来技術の後者にあっては、プラズマに
よるダメージの少ない膜を形成しようとするとμ波の出
力が制限されるため、窒化反応が進みにくくなり、その
ため膜中の窒素量が少なくなってパッシベーション性が
悪化する問題点を有している。
よるダメージの少ない膜を形成しようとするとμ波の出
力が制限されるため、窒化反応が進みにくくなり、その
ため膜中の窒素量が少なくなってパッシベーション性が
悪化する問題点を有している。
ところで、パッシベーション膜は、紫外線によって記憶
の消去を行なうＥＰＲＯＭなどの光学的デバイスの窓材
を兼ねる場合もあるため、この場合、屈、折率（ｎ）を
１．８以下にすることが好ましい。しかし、Ｐ−３ｉＮ
、膜をＡ１ボイドやヒロック防止のために２５０℃程度
の温度で成膜すると水素含有量が２５ａｔ％程度となり
、その屈折率（ｎ）は１．７〜２．０の値となる。また
、成膜温度をさらに低温化すると水素含有量は５０ａｔ
％程度まで達し、屈折率はさらに高い値となって上記窓
材としての適用が困難となる問題点を有している。
の消去を行なうＥＰＲＯＭなどの光学的デバイスの窓材
を兼ねる場合もあるため、この場合、屈、折率（ｎ）を
１．８以下にすることが好ましい。しかし、Ｐ−３ｉＮ
、膜をＡ１ボイドやヒロック防止のために２５０℃程度
の温度で成膜すると水素含有量が２５ａｔ％程度となり
、その屈折率（ｎ）は１．７〜２．０の値となる。また
、成膜温度をさらに低温化すると水素含有量は５０ａｔ
％程度まで達し、屈折率はさらに高い値となって上記窓
材としての適用が困難となる問題点を有している。
本発明は、このような問題点に着目して創案されたもの
であって、水素含有量を抑制してＡ１ボイドの発生がな
く、シかも光学特性とパッシベーション性の良好なパッ
シベーション膜の形成方法を得んとするものである。
であって、水素含有量を抑制してＡ１ボイドの発生がな
く、シかも光学特性とパッシベーション性の良好なパッ
シベーション膜の形成方法を得んとするものである。
［課題を解決するための手段］
そこで、本発明は、プラズマ励起シリコイ窒化膜と、プ
ラズマ励起シリコン酸化膜とを交互に形成することを、
その解決方法としている。
ラズマ励起シリコン酸化膜とを交互に形成することを、
その解決方法としている。
［作用］
プラズマ励起シリコン酸化膜を形成する際に、プラズマ
励起シリコン窒化膜（Ｐ−３ｉＮ、）はプラズマ処理（
０，プラズマ処理）されて膜中の水素量が低減される。
励起シリコン窒化膜（Ｐ−３ｉＮ、）はプラズマ処理（
０，プラズマ処理）されて膜中の水素量が低減される。
このように、低水素化されることによって、□水素発泡
による界面破壊、Ａｌボイド等の発生が防止でき、パッ
シベーションの信頼性を高める。
による界面破壊、Ａｌボイド等の発生が防止でき、パッ
シベーションの信頼性を高める。
また、このような水素含有量の低減に伴ない服属折率の
増加を抑制する作用がある。また、プラズマ励起による
成膜のため、良好なステップカバレッジを得ることが可
能となる。
増加を抑制する作用がある。また、プラズマ励起による
成膜のため、良好なステップカバレッジを得ることが可
能となる。
［実施例コ
以下、本発明に係るパッシベーション膜の形成方法の詳
細を図面に対する実施例に基づいて説明する。
細を図面に対する実施例に基づいて説明する。
本実施例は、Ｐ Ｓ ｉＮ ｘ膜が形成できるガス系
と、Ｐ Ｓ ｉＮ ＊膜が形成できるガス系と、ｌ０
０Ｔｏ ｒ ｒ以下の真空中で、１５０〜２５０℃の基
板加熱を行ない、５０ｋＨｚ〜１３．５６ＭＨｚの高周
波プラズマかμ波プラズマ中で交互に反応させてＰ−３
ｉＯ，Ｎ、系のパッシベーション膜を形成する。
と、Ｐ Ｓ ｉＮ ＊膜が形成できるガス系と、ｌ０
０Ｔｏ ｒ ｒ以下の真空中で、１５０〜２５０℃の基
板加熱を行ない、５０ｋＨｚ〜１３．５６ＭＨｚの高周
波プラズマかμ波プラズマ中で交互に反応させてＰ−３
ｉＯ，Ｎ、系のパッシベーション膜を形成する。
先ず、本実施例においては、第１図に示すように、基板
上の層間絶縁膜１上にアルミニウム配線ヲハターニング
した後、テトラエトキシシラン（ＴＥ０１）−酸素（Ｏ
Ｒ）−窒素（Ｎ、）系のガスを用い、圧力１００Ｔｏｒ
ｒ以下、温度１５０〜２５０℃の条件でプラズマＣＶＤ
を行なって、膜厚５００人のＰ−３ｉＮ、膜３を形成す
る。
上の層間絶縁膜１上にアルミニウム配線ヲハターニング
した後、テトラエトキシシラン（ＴＥ０１）−酸素（Ｏ
Ｒ）−窒素（Ｎ、）系のガスを用い、圧力１００Ｔｏｒ
ｒ以下、温度１５０〜２５０℃の条件でプラズマＣＶＤ
を行なって、膜厚５００人のＰ−３ｉＮ、膜３を形成す
る。
次に、同一のプロセスチャンバ内で、ガス系をシラン（
ＳｉＨ，）−アンモニア（ＮＨ，） −Ｎ。
ＳｉＨ，）−アンモニア（ＮＨ，） −Ｎ。
系に変え同様にプラズマＣＶＤを行なって、膜厚５００
人のＰ−３ｉＮ、膜４を形成する。なお、このＰ−３ｉ
Ｎ、膜４の形成温度を例えば１５０℃の低温条件にした
場合は、膜中の水素含有量が増大する。
人のＰ−３ｉＮ、膜４を形成する。なお、このＰ−３ｉ
Ｎ、膜４の形成温度を例えば１５０℃の低温条件にした
場合は、膜中の水素含有量が増大する。
さらに、このＰ−３ｉＮ、４膜の上には、形成ガスをＴ
Ｅ０１−０．−Ｎ系ガスに変え、同様の操作を行なって
膜厚５００人のＰ−ＳｉＮ、膜３を形成する。このとき
、下地のＰ−ＳｉＮｘ膜は、発生したＯ、プラズマによ
り脱水素化されて、水素含有量が２５ａｔ％以下になる
。
Ｅ０１−０．−Ｎ系ガスに変え、同様の操作を行なって
膜厚５００人のＰ−ＳｉＮ、膜３を形成する。このとき
、下地のＰ−ＳｉＮｘ膜は、発生したＯ、プラズマによ
り脱水素化されて、水素含有量が２５ａｔ％以下になる
。
そして、上記したＰ−８ｉＯ，膜３とＰ−ＳｉＮ、４膜
の成膜を交互に繰り返すことにより、１μｍ程度の膜厚
を有するパッシベーション膜が形成できる。本実施例は
、各プロセスを同一チャンバ内で行なったが、マルチチ
ャンバ装置を用いて連続に行なってもよい。
の成膜を交互に繰り返すことにより、１μｍ程度の膜厚
を有するパッシベーション膜が形成できる。本実施例は
、各プロセスを同一チャンバ内で行なったが、マルチチ
ャンバ装置を用いて連続に行なってもよい。
以上、実施例について説明したが、本発明は、これに限
られるものではなく、成膜条件の適宜変更が可能である
。
られるものではなく、成膜条件の適宜変更が可能である
。
例えば、上記実施例においては、成膜時の基板加熱温度
を、アルミニウム配線のボイド発生を防止する関点から
１５０〜２５０℃に設定したが、例えばタングステン配
線を用いた場合には５００℃程まで高めてもよい。また
、基板加熱温度は、下限値５０℃まで下げてもよく、こ
の場合、Ｐ−ＳｉＮｘ膜４の水素含有量が増えるが、Ｐ
−ＳｉＯｘ膜３の形成時に脱水素化が行なわれるため間
・題はない。
を、アルミニウム配線のボイド発生を防止する関点から
１５０〜２５０℃に設定したが、例えばタングステン配
線を用いた場合には５００℃程まで高めてもよい。また
、基板加熱温度は、下限値５０℃まで下げてもよく、こ
の場合、Ｐ−ＳｉＮｘ膜４の水素含有量が増えるが、Ｐ
−ＳｉＯｘ膜３の形成時に脱水素化が行なわれるため間
・題はない。
このように、本実施例においては、プラズマＣＶＤによ
り高いステップカバレッジが得られると共に、低温化し
ても水素含有量を低減させることができる。
り高いステップカバレッジが得られると共に、低温化し
ても水素含有量を低減させることができる。
また、上記実施例に用いる高周波は、５ＱｋＨ２〜１３
．５６ＭＨ２の範囲の工業的に用いられる周波数帯であ
ればよい。なお、プラズマ発生手段としては、この他に
μ波を用いても勿論よい。さらに、ウェハ表面の■Ｄｏ
を制御すればさらに好ましい。
．５６ＭＨ２の範囲の工業的に用いられる周波数帯であ
ればよい。なお、プラズマ発生手段としては、この他に
μ波を用いても勿論よい。さらに、ウェハ表面の■Ｄｏ
を制御すればさらに好ましい。
上記した成膜時の圧力は、ｌ ＱＱＴｏ ｒ ｒ以下の
範囲において、高圧である程成膜速度が上昇し有利であ
る。
範囲において、高圧である程成膜速度が上昇し有利であ
る。
さらに、Ｐ−８ｉＯｘＮｙで表されるパッシベーション
膜の組成は、堆積膜厚比で制御でき、Ｐ−Ｓｉｎ、とＰ
Ｓ ｉ Ｎｘの最適条件を用いることができる。加
えて、このような堆積膜厚比で制御を行なえば、冬服の
引張り応力、圧縮応力を相殺することも可能である。
膜の組成は、堆積膜厚比で制御でき、Ｐ−Ｓｉｎ、とＰ
Ｓ ｉ Ｎｘの最適条件を用いることができる。加
えて、このような堆積膜厚比で制御を行なえば、冬服の
引張り応力、圧縮応力を相殺することも可能である。
また、上記実施例においては、プラズマ励起シリコン酸
化膜としてＰ Ｓ ｒ Ｏｘを用いたがプラズマ励起
シリコンオキシナイトライド膜を用いてもよい。
化膜としてＰ Ｓ ｒ Ｏｘを用いたがプラズマ励起
シリコンオキシナイトライド膜を用いてもよい。
［発明の効果コ
以上の説明から明らかなように、本発明に係るパッシベ
ーション膜の形成方法にあっては、パッシベーション膜
中の水素含有量を低減して例えば下地アルミニウム配線
にボイドが発生するのを防止すると共に、屈折率等の光
学特性の設定を容易とし、更に段差被覆性（ステップカ
バレッジ）を向上する効果がある。
ーション膜の形成方法にあっては、パッシベーション膜
中の水素含有量を低減して例えば下地アルミニウム配線
にボイドが発生するのを防止すると共に、屈折率等の光
学特性の設定を容易とし、更に段差被覆性（ステップカ
バレッジ）を向上する効果がある。
第１図は本発明に係るパッシベーション膜の形成方法の
実施例を示す断面図である。 ３−Ｐ−３ｉｎ、膜、４・−・Ｐ−８ｉＮ、膜。
実施例を示す断面図である。 ３−Ｐ−３ｉｎ、膜、４・−・Ｐ−８ｉＮ、膜。
Claims (1)
- （１）プラズマ励起シリコン窒化膜と、プラズマ励起シ
リコン酸化膜とを交互に形成することを特徴とするパッ
シベーション膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2314530A JPH04184932A (ja) | 1990-11-20 | 1990-11-20 | パッシベーション膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2314530A JPH04184932A (ja) | 1990-11-20 | 1990-11-20 | パッシベーション膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04184932A true JPH04184932A (ja) | 1992-07-01 |
Family
ID=18054399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2314530A Pending JPH04184932A (ja) | 1990-11-20 | 1990-11-20 | パッシベーション膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04184932A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5688724A (en) * | 1992-07-02 | 1997-11-18 | National Semiconductor Corporation | Method of providing a dielectric structure for semiconductor devices |
| WO2000003345A1 (de) * | 1998-07-09 | 2000-01-20 | Infineon Technologies Ag | Halbleiterbauelement mit passivierung |
| KR100449249B1 (ko) * | 2001-12-26 | 2004-09-18 | 주식회사 하이닉스반도체 | 지문 인식 소자의 제조 방법 |
| US7098147B2 (en) | 2002-08-30 | 2006-08-29 | Fujitsu Amd Semiconductor Limited | Semiconductor memory device and method for manufacturing semiconductor device |
| US7306995B2 (en) * | 2003-12-17 | 2007-12-11 | Texas Instruments Incorporated | Reduced hydrogen sidewall spacer oxide |
| JP2018137348A (ja) * | 2017-02-22 | 2018-08-30 | サンケン電気株式会社 | 半導体装置 |
-
1990
- 1990-11-20 JP JP2314530A patent/JPH04184932A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5688724A (en) * | 1992-07-02 | 1997-11-18 | National Semiconductor Corporation | Method of providing a dielectric structure for semiconductor devices |
| WO2000003345A1 (de) * | 1998-07-09 | 2000-01-20 | Infineon Technologies Ag | Halbleiterbauelement mit passivierung |
| KR100413860B1 (ko) * | 1998-07-09 | 2004-01-07 | 인피니언 테크놀로지스 아게 | 반도체 지문 센서 |
| KR100449249B1 (ko) * | 2001-12-26 | 2004-09-18 | 주식회사 하이닉스반도체 | 지문 인식 소자의 제조 방법 |
| US7098147B2 (en) | 2002-08-30 | 2006-08-29 | Fujitsu Amd Semiconductor Limited | Semiconductor memory device and method for manufacturing semiconductor device |
| US7306995B2 (en) * | 2003-12-17 | 2007-12-11 | Texas Instruments Incorporated | Reduced hydrogen sidewall spacer oxide |
| JP2018137348A (ja) * | 2017-02-22 | 2018-08-30 | サンケン電気株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100660890B1 (ko) | Ａｌｄ를 이용한 이산화실리콘막 형성 방법 | |
| JP2755348B2 (ja) | 不活性化二重誘電体システムとその製造方法 | |
| JPH06132284A (ja) | 半導体装置の保護膜形成方法 | |
| JPH0794506A (ja) | 半導体装置の製造方法 | |
| JPH0577327B2 (ja) | ||
| US6436822B1 (en) | Method for making a carbon doped oxide dielectric material | |
| JP2000208509A (ja) | 半導体装置の製造方法 | |
| JP2607503B2 (ja) | 二重誘電体ｍｏｓゲート絶縁装置とその形成方法 | |
| JP3406250B2 (ja) | 窒化珪素系膜の成膜方法 | |
| JPH05279838A (ja) | 窒化ケイ素層生成プロセス及び半導体デバイス | |
| JP3282769B2 (ja) | 半導体装置の製造方法 | |
| JP2000100811A (ja) | 半導体装置の製造方法 | |
| JP2859864B2 (ja) | Ｂｐｓｇ膜の表面平坦化方法 | |
| US6235654B1 (en) | Process for forming PECVD nitride with a very low deposition rate | |
| JP4955848B2 (ja) | 電子素子用基板製造方法 | |
| JP2914282B2 (ja) | 半導体装置の製造方法 | |
| JPH06104181A (ja) | 光ｃｖｄ法利用絶縁膜の製造方法と平坦化絶縁膜の製造方法 | |
| JPH08203894A (ja) | 半導体装置の製造方法 | |
| US6221793B1 (en) | Process for forming PECVD undoped oxide with a super low deposition rate on a single state deposition | |
| JP3332063B2 (ja) | ＳｉＮｘ／ＰＳＧ積層構造の形成方法 | |
| JP3225694B2 (ja) | 窒化シリコン膜の形成方法およびｃｖｄ装置 | |
| JP3230185B2 (ja) | 均一誘電層の沈積法 | |
| US6713406B1 (en) | Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices | |
| CN119581339B (zh) | 半导体结构的形成方法 | |
| JP3254875B2 (ja) | 半導体装置の製造方法 |