JPH04185464A

JPH04185464A - 記録装置

Info

Publication number: JPH04185464A
Application number: JP2312609A
Authority: JP
Inventors: Katsumi Murano; 村野　勝巳; Haruki Kinoshita; 晴喜木下; Masayoshi Aihara; 藍原　政芳; Toshihiko Nannichi; 俊彦南日; Masanori Terasaki; 寺崎　政則; Tetsuya Nakamura; 中村　鐵也; Hirotaka Fukuyama; 広高福山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-11-20
Filing date: 1990-11-20
Publication date: 1992-07-02
Anticipated expiration: 2014-11-08
Also published as: JP2972777B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）本発明は、画データに応じて画像の記録を行う、例えば
電子写真記録装置、熱記録装置等の記録装置に関する。

（従来の技術）記録装置の一種であるレーザプリンタでは、画データに
応じてレーザダイオードによる発光／非発光を制御しつ
つ、このレーザダイオードから発せられたレーザ光を感
光体面上に走査することにより露光動作を行う。

ここで画データは第１２図に８１で示すように、１画素
分の走査期間Ｔ、毎に当該期間の全域にわたってｒＨＪ
またはｒＬＪレベルとなる信号である。そして従来は、
レーザダイオードの駆動信号は第１２図に８２で示すよ
うに画データＳ１のタイミングをそのまま利用する。従
って、レーザダイオードの発光／非発光の制御は、１画
素分の走査期間Ｔ１を１単位として行われ、発光時には
このＴ１の期間中全域にわたってレーザダイオードが発
光する。

ところで、感光体は入射光量に応じてその電気抵抗値が
変化するものであり、従って光の入射時間に応じて電荷
の減衰量が変化する。そして前述したような駆動信号Ｓ
２でレーザダイオードの駆動を行った場合、第１３図（
ａ）に示すような画素が形成される。ここで斜線で示し
た円形の領域が記録される画素であり、また破線で示し
た正方形の領域が１画素の領域である。

このように、１画素分の走査期間Ｔ、中の全域にわたっ
てレーザダイオードが発光すると、１画素領域をすべて
覆う画素を記録することができ、この画素によれば、第
１３図（ｂ）に示すようなベタ黒画像を隙間無く記録で
き、良好なベタ黒濃度を得ることができる。しかし、例
えばベイヤータイプのデイザなどを適用した画像を記録
する場合において、例えば第１３図（Ｃ）示すような記
録パターンを得ようとした場合、第１３図（ａ）に示す
１画素領域からはみ出した画素であると、良好な階調再
現が行えなくなってしまう。また、細かい文字などを記
録するときにおいても、つぶれなどが生じる。

そこで、レーザダイオードの駆動信号を、第１２図に８
３で示すように信号がｒＨＪレベルとなる期間を１画素
分の走査期間Ｔ１よりも短い期間Ｔ２とすることが考え
られる。このようにすると、例えば！１４図（ａ）に示
すように１画素領域内に収まる画素となり、ベイヤータ
イプのデイザなどを適用した画像を記録する場合には第
１４図（ｂ）に示すような記録パターンを得られ、良好
な中間調再現が行える。しかし、この場合には、ベタ黒
画像の記録を行うと、第１４図（ｃ）に示すように各画
素の間に隙間が生じ、十分なベタ黒濃度が得られなくな
ってしまう。

以上説明した不具合は、発光ダイオード（ＬＥＤ）プリ
ンタ、液晶（Ｌ　ＣＤ）プリンタなどの他の電子写真記
録装置、サーマルプリンタ、熱転写プリンタなどの熱記
録装置、インクジェット記録装置あるいは静電記録装置
などにおいても同様である。

（発明が解決しようとする課題）以上のように従来の記録装置では、離散的に配置された
画素により形成される擬似中間調（デイザなど）画像や
文字などの画像と、集中的に配置された画素により形成
されるベタ黒画像などの画像との両方を良好に記録する
ことが困難であった。

本発明はこのような事情を考慮してなされたものであり
、その目的とするところは、擬似中間調画像や文字など
の画像とベタ黒画像などの画像との両方を良好に、しか
もたとえ１枚分の画像中に両画像が混在していたとして
もその両方を良好に記録できる記録装置を提供すること
にある。

［発明の構成］（課題を解決するための手段）それぞれ画素の形成／非形成を示した画素データの配列
である画データに応じて、画素形成手段により画素を形
成することによって記録を行う記録装置において、前記
画データのうちの注目画素データについて、当該注目画
素データが示す画素の横方向、縦方向および斜方向に並
んだ画素の状態を認識し、この認識した状態に基づいて
当該注目画素データに応じて形成される画素の大きさを
設定する処理を前記画データのうちの各画素データを注
目画素データとしてそれぞれ行い、前記画データのうち
の各画素データに応じて画素の形成を行う際、例えば１
画素の形成を行う形成時間または１画素の形成を行う形
成エネルギー量を変化させることにより、各画素データ
について設定された画素サイズの画素を形成するよう画
素形成手段を制御するようにした。

（作　用）このような手段を講じたことにより、画データに基づい
て画素の配列、すなわち集中度が識別され、この識別さ
れた画素の集中度に応じて各画素の記録に係る形成時間
または形成エネルギー量が変更設定される。

従って、画素の集中度に応じて各画素の大きさが可変さ
れることになり、必要に応じた大きさの画素が適宜記録
される。

（第１の実施例）以下、図面を参照して本発明の第１の実施例に付き説明
する。

第１図は本発明に係る記録装置を適用して構成されたレ
ーザプリンタの要部構成を示す図である。

このレーザプリンタは、インタフェース部１、制御部２
、画像メモリ３、シフトレジスタ４ａ。

４ｂ、４Ｃ％発光時間設定部５、レーザスキャナユニッ
ト（以下、ＬＳＵと称する）６および感光体ドラム７を
具備して構成される。

インタフェース部１は、図示しない装置外部または装置
内の他の部分（例えば、本レーザプリンタはファクシミ
リ装置の記録部に適用されるが、この場合には例えば送
受信装置に当たる）より画データを取り込む。このイン
タフェース部１で取り込まれた画データは制御部２を介
して画像メモリ３に格納される。画像メモリ３は、少な
くとも１ペ一ジ分の画データを記憶可能なメモリである
。

画像メモリ３に格納された画データは、１ペ一ジ分の画
データが蓄積される毎に当該１ペ一ジ分が制御部２によ
って順次読出され、シフトレジスタ４ａに入力される。

シフトレジスタ４ａ〜４Ｃは、それぞれ画データのクロ
ックを転送りロックとしてシフト動作を行う。シフトレ
ジスタ４ａ〜４Ｃは、それぞれ１ライン分の画データに
含まれる画素データと同数のビット数を有している。こ
れらのシフトレジスタ４ａ〜４Ｃは、シフトレジスタ４
ａの最上位出力ＱＡがシフトレジスタ４ｂへ、またシフ
トレジスタ４ｂの最上位出力ＱＢがシフトレジスタ４Ｃ
へとそれぞれ入力されるよう直列的に接続されている。

そして各シフトレジスタ４ａ〜４Ｃの最上位出力ＱＡ、
ＱＢ、ＱＣ１最上位より２つ下位の出力ＱＤ、Ｑｐ、Ｑ
Ｈおよび最上位より１つ下位の出力ＱＥ、Ｑｃ＋　Ｑｌ
のそれぞれが発光時間設定部５へと入力されている。な
お、シフトレジスタ４ｂの最上位より１つ下位の出力Ｑ
。は、記録のための画データＳＢとしてＬＳＵ６にも入
力されている。

従って、シフトレジスタ４ａの各出力Ｑ　ｏ　＋ＱＥＩ
ＱＡ％　シフトレジスタ４ｂ各出力Ｑｐ。

ＱＧ、ＱＢおよびシフトレジスタ４ｃの各出力ＱＨ，Ｑ
＋＋　Ｑｃはそれぞれ主走査方向（横方向）に連続する
３つの画素の画素データである。また、シフトレジスタ
４ａ〜４ｃはそれぞれ１ライン分の画データに含まれる
画素データと同数のビット数を有しているから、出力Ｑ
Ｄと出力ＱＦと出力Ｑｓｓ出力ＱＥと出力Ｑａと出力Ｑ
１および出力ＱＡと出力ＱＢと出力Ｑ。はそれぞれ連続
する３ラインのうちの主走査方向（横方向）について同
一位置にある画素、すなわち副走査方向（縦方向）に連
続する３つの画素の画素データである。このように、シ
フトレジスタ４ａ〜４ｃは、第２図に示すようにシフト
レジスタ４ｂの最上位より１つ下位の出力Ｑ６として出
力される画素データに対応する画素を中心とする３×３
のマトリクス上に位置する９つの画素に対応する画素デ
ータを画データ中から抽出する。

発光時間設定部５は例えばＲＯＭ　（図示せず）を備え
てなり、シフトレジスタ４ａ〜４ｃから出力される出力
ＱＡ−Ｑ＋を受けて、これらの各出力の状態から、記録
しようとする画素（シフトレジスタ４ｂの出力Ｑ。とし
て出力される画素データに対応する画素）を中心とする
３×３のマトリクス上に位置する９つの画素の配列状態
を識別し、その配列状態に応じた発光時間設定信号ＳＡ
をＬＳＵ６へと出力する。

ＬＳＵ６は、レーザ光６１を発するレーザダイオード６
２、レーザダイオード６２から発せられたレーザ光６１
を所定径の光とするコリメータレンズ６３、ポリゴンモ
ータ６４により所定速度で等速回転し、レーザ光６１を
感光体ドラム７の感光面に走査せしめるポリゴンミラー
６５、ポリゴンミラー６５で反射したレーザ光６１を感
光体ドラム７の感光面に等速走査させるｆ−θレンズ６
６および、シフトレジスタ４ｂから出力された画データ
ＳＢに応じてレーザダイオード６２を駆動するための駆
動信号ＳＣを発生する発光駆動部６７からなる。発光駆
動部６７は、発光時間設定部５から８カされた発光時間
設定信号ＳＡに基づき、レーザダイオード６２の発光時
間を可変制御する機能を有する。なお、感光体ドラム７
の周辺には、図示は省略しているが、帯電、現像、転写
、定着、クリーニング、除電などの電子写真方式におけ
る露光以外のプロセスを実行する装置が配され、反転現
像方式の電子写真記録装置を構成している。

次に以上のように構成されたレーザプリンタの動作を説
明する。まず記録動作時には、画像メモリ３に格納され
た画データが制御部２によって順次読出され、シフトレ
ジスタ４ａに入力される。

そしてシフトレジスタ４ａに入力された画データは、シ
フトレジスタ４ａ内、シフトレジスタ４ｂ内およびシフ
トレジスタ４Ｃ内を順次転送される。

ここで、シフトレジスタ４８〜４Ｃは初期状態では内容
がクリアされている。従って、シフトレジスタ４ａに３
ライン目の画データの入力か開始された時点にシフトレ
ジスタ４ｂの最上位出力ＱＢとして１ライン目の画デー
タが出力され、発光駆動部６７への画データの入力が始
まる。

発光駆動部６７は、シフトレジスタ４ｂの最上位出力Ｑ
、に基づいてレーザダイオード６２の発光／非発光の制
御を行うのであるが、この状態において発光時間設定部
５では次のような処理が行なわれている。

発光時間設定部５は、シフトレジスタ４８〜４Ｃから出
力される出力Ｑ　Ａ　−Ｑ　＋を９ビツトのデータとし
て取り込み、これに対応したデータを予め設定されたデ
ータテーブルから取り出して発光時間設定信号ＳＡとし
て発光駆動部６７へと与える。すなわち、シフトレジス
タ４８〜４Ｃて抽出された記録対象の画素（注目画素）
およびその周囲に隣接する８画素の状態を識別する。そ
して、この識別した状態に応じてＡ、Ｂ、Ｃの３状態の
うちのいずれかを選択決定し、この選択決定した状態を
示すデータを発光時間設定信号ＳＡとして発光駆動部６
７へと与える。

具体的には発光時間設定部５は、注目画素に隣接する８
画素のうちに黒画素数に応じ、黒画素数が「０」乃至「
２」である場合には状態ｒＡＪを、黒画素数が「３」乃
至「５」である場合には状態ｒＢＪを、黒画素数が「６
」乃至「８」である場合には状態「Ｃ」をそれぞれ選択
決定し、これを発光時間設定信号ＳＡで発光駆動部６７
へ通知する。

発光駆動部６７は、このようにして与えられた発光時間
設定信号ＳＡに応じて第３図に示すように、状態ｒＡＪ
であるときには１画素走査期間Ｔ、中のＴＡ初期間、状
態ｒＢＪであるときには１画素走査期間Ｔ、中のＴｌ１
１期間に、そして状態「Ｃ」であるときには１画素走査
期間Ｔ１中のＴｃ期間にそれぞれ駆動信号ＳＣをｒＨＪ
レベルとする。ここで、ＴＡ　、ＴＢ、Ｔｃは、［ＴＡ
くＴｅｌ　＜Ｔ。≦Ｔ１］なる関係が成り立つように得
たい画素の大きさに応じて任意に設定されている。

なお本実施例では、ＴＣについては［Ｔｃ””Ｔ１］と
なっている。

かくして、第４図（ａ）に示すように隣接する８画素が
全て白画素である画素、第４図（ｂ）に示すように隣接
する８画素のうちの１つのみが黒画素である画素および
第４図（Ｃ）に示すように隣接する８画素のうちの２つ
が黒画素である画素は、第２図（ａ）〜（ｃ）に示すよ
うな１画素領域に内接する小さな画素が記録される。ま
た、第４図（ｄ）に示すように隣接する８画素のうちの
３つが黒画素である画素、第４図（ｅ）に示すように隣
接する８画素のうちの４つが黒画素である画素および第
４図（ｆ）に示すように隣接する８画素のうちの５つが
黒画素である画素は、第２図（ｄ）〜（ｆ）に示すよう
な１画素領域から若干はみだす程度の画素が記録される
。さらに第４図（ｇ）に示すように隣接する８画素のう
ちの６つが黒画素である画素、第４図（ｈ）に示すよう
に隣接する８画素のうちの７つが黒画素である画素およ
び第４図（１）に示すように隣接する８画素のうちの８
つが黒画素である画素は、第２図（ｇ）〜（１）に示す
ような１画素領域に外接する大きな画素が記録される。

なお、第４図中において、斜線で示される１画素領域が
黒画素（ただし、大きさは不定）である画素である。

これにより、ベイヤータイプのデイザなどの擬似中間調
画像や文字などの黒画素のあまり密集していない領域で
は、１画素領域に内接する小さな画素が形成され、良好
な中間調の再現および繊細な文字の記録が行える。また
集中的に黒画素が配置された部分、すなわちベタ黒画像
などの領域では、１画素領域を覆う程度の大きな画素が
形成され、十分なベタ黒濃度を得られる。

なお、本実施例では隣接する８つの画素のうちの６つ以
上が黒画素である黒画素のみ大きな画素とし、その他の
黒画素は比較的小さい画素とじているため、ベタ黒画像
は第５図に示すような状態で記録される。すなわち、ベ
タ黒画像の内部に位置する画素は１画素領域を覆う大き
な画素、また外周部に位置する画素が内部に比較して小
さな画素となっていることにより、視覚上はこのベタ黒
画像部分と白地部分との境界かはっきりと表れ、より理
想に近い記録状態が得られる。

（第２の実施例）以下、本発明の第２の実施例に付き説明する。

第６図は本発明に係る記録装置を適用して構成されたサ
ーマルプリンタの要部構成を示す図である。このサーマ
ルプリンタは、ヘッドコントローラ１０、イネーブル信
号発生回路２０、画データ処理部３０、ヘッドドライバ
４０およびサーマルヘッド５０を具備して構成される。

ヘッドコントローラ１０は、図示しない装置外部または
装置内の他の部分（例えば、本サーマルプリンタはファ
クンミリ装置の記録部に適用されるが、この場合には例
えば送受信装置に当たる）より出力された画データを受
け、この画データに同期して、イネーブル信号の生成に
供するタイミング信号と、ラッチ信号と、クロック信号
とを生成する。

イネーブル信号発生回路２０は、ヘッドコントローラ１
０で生成されたタイミング信号に基づき、後述するイネ
ーブル信号を生成し、ヘッドドライバ４０へと与える。

画データ処理部３０は、シフトレジスタ３１ａ。

３１ｂ、３１Ｃ，通電時間設定部３２、ラインメモリ３
３および出力制御回路３４から構成される。

シフトレジスタ３１ａ〜３１ｃは、前述した第１の実施
例におけるシフトレジスタ４ａ〜４ｂと同様な構成、動
作のものであり、シフトレジスタ３１ｂの出力Ｑ。とし
て出力される画素データに対応する画素を中心とする３
Ｘ３のマトリクス上に位置する９つの画素に対応する画
素データを画データ中から抽出する。通電時間設定部３
２は例えばＲＯＭよりなり、シフトレジスタ３１ａ〜３
１ｃのそれぞれの出力ＱＡ−Ｑｌを受けて、この出力Ｑ
Ａ−Ｑｌで示されるデータに応じた３ビツトデータを出
力する。ラインメモリ３３は、通電時間設定部３２て１
画素に付き３ビツトとされた画データを１ライン分記憶
する。出力制御回路３４は、ヘッドコントローラ１０か
ら出力されたクロック信号およびラッチ信号に基づいて
後述する手順でラインメモリ３３内のデータを記録デー
タとして出力させる。

ヘッドドライバ４０は、シフトレジスタ４１、ラッチ回
路４２、アンドゲート４３−１．４３−２・・・。

４３−ｎおよびスイッチアンプ４４−１．４４−２・・
・、　４４−ｎからなる。

シフトレジスタ４１は、ｎビットシフトレジスタ（ｎは
記録する画像の１ライン中の画素数）であり、ラインメ
モリ３３から出力された記録データを転送・保持し、パ
ラレルに出力する。ラッチ回路４２は、ヘッドコントロ
ーラ１０から出力されるラッチ信号に同期してシフトレ
ジスタ４１のｎビットの出力を取り込み、保持する。ラ
ッチ回路４２のｎビットの出力は、それぞれアンドゲー
ト４３−１．、４３−２・・・、　４３−ｎの一方の入
力端に入力される。アンドゲート４３−１．４３−２・
・・、　４３−ｎの他方の入力端にはイネーブル信号発
生回路２０で生成されたイネーブル信号が入力されてお
り、このイネーブル信号がｒＨＪレベルであるときのみ
ラッチ回路４２の出力をスイッチアンプ４４−１．４４
−２・・・。

４４−ｎにそれぞれ与える。スイッチアンプ４４−１゜
４４−２・・・、　４４．−ｎはそれぞれ、サーマルヘ
ッド５０を構成するｎ個の発熱抵抗体Ｒ−１，，Ｒ−２
・・・、　Ｒ−ｎのそれぞれに接続されており、入力が
ｒＨＪレベルであるときにのみ＋２４Ｖの駆動電圧を対
応する発熱抵抗体に印加する。

次に以上のように構成されたサーマルプリンタの動作を
説明する。まず記録動作時に画データが入力されると、
ヘッドコントローラ１０がこの画データを取り込み、画
データ処理部３０へと与える。画データ処理部３０では
シフトレジスタ３１ａ〜３１ｃで、記録対象の画素デー
タ（以下、注目画素データと称する）に対応する画素（
注目画素）およびこの注目画素の周囲に隣接する８つの
画素に対応する画素データが画データ中から抽出される
。そしてこのシフトレジスタ３１ａ〜３１ｃで抽出され
た９つの画素データに応じた３ビツトのデータか通電時
間設定部３２から出力される。つまり、注目画素および
この注目画素の周囲に隣接する画素の状態に基づいて、
注目画素データが３ビツトデータに変換される。このよ
うに１画素に付き３ビツトとされた画データは、ライン
メモリ３３に記憶される。なお、通電時間設定部３２が
出力する３ビツトのデータは、例えば次のように設定さ
れている。

■　注目画素のみ、または注目画素のほかに１つまたは
２つの画素が「黒」である状態ではｒｏｏｌＪ。

■　注目画素の他に３つ乃至５つの画素が「黒」である
状態ではｒｏ　１０Ｊ。

■　注目画素の他に６つ乃至８つの画素が「黒」である
状態ではｒ　１．００　Ｊ。

■　注目画素が「白」である状態ではｒｏＯＯＪ。

以上の処理が行われ、ラインメモリ３３に１ライン分の
画データが記憶されると、出力制御回路３４は、ライン
メモリ３３に記憶された１ライン分の画データのうちの
、各画素データの第１ビツト（最下位ビット）のみを順
次ラインメモリ３３から出力させる。このようにしてラ
インメモリ３３から出力された記録データは、ヘッドド
ライバ４０へと入力される。ヘッドドライバ４０ては、
この入力された記録データをシフトレジスタ４１に順次
取込む（第７図中の期間イ）。

一方、ヘッドコントローラ１０は、シフトレジスタ４１
への第１ビツトのデータの取り込みが終了したのちに、
ラッチ信号ＬＡとして所定時間幅のパルスを出力する（
第７図中の口で示されるパルス）。これにより、シフト
レジスタ４１に保持されているデータがラッチ回路４２
に取り込まれ、保持される。

シフトレジスタ４１に保持されているデータがラッチ回
路４２に取り込まれたのち、出力制御回路３４は、ライ
ンメモリ３３に記憶された１ライン分の画データのうち
の、各画素データの第２ビツトのみを順次ラインメモリ
３３から出力させる。

このようにしてラインメモリ３３から出力された記録デ
ータは、前述したのと同様にシフトレジスタ４１に順次
取込まれる。（第７図中の期間）＼）。

ところで、イネーブル信号発生回路２０ては、ヘッドコ
ントローラ１０から与え−られるタイミング信号に基づ
き、ラッチ信号ＬＡのパルスから所定期間後にパルスを
発生している。ここでイネーブル信号発生回路２０から
は、それぞれ異なるパルス幅ＴＡ　、　ＴＢ　、　ＴＣ
（ＴＡ　＜　ＴＢ　＜　ＴＣ）を有するパルスが順次、
すなわちパルス幅ＴＡのパルス−パルス幅ＴＢのパルス
−パルス幅Ｔｃのパルス→ＴＡのパルス・・・の順で出
力される。つまり、イネーブル信号発生回路２０が発生
するイネーブル信号ＥＮは、第７図に示すような信号で
ある。

ここでまず、第７図に二で示すパルス幅ＴＡのパルスが
イネーブル信号としてイネーブル信号発生回路２０から
出力されると、ヘッドドライバ４０のアンドゲート４３
−１〜４３−ｎがこのＴＡの期間だけＯＮ状態となる。

このとき、ラッチ回路４２には１ライン分の画データの
うちの、各画素データの第１ビツトが保持されているか
ら、このデータがスイッチアンプ４４−１〜４４−ｎの
それぞれにＴＡの期間だけ入力される。かくしてスイッ
チアンプ４４−１〜４４−ｎは、１ライン分の画データ
のうちの、各画素データの第１ビツトに基づいて、ＴＡ
の期間だけ発熱抵抗体Ｒ−１〜Ｒ−ｎへの電圧印加の制
御を行う。

こののち、シフトレジスタ４１への第２ビツトのデータ
の取り込みが終了し、ラッチ信号ＬＡとして第７図にホ
で示すパルスがヘッドコントローラ１０から出力される
と、ラッチ回路４２はシフトレジスタ４１に保持されて
いるデータを取り込み、保持する。続いて、シフトレジ
スタ４１に保持されているデータがラッチ回路４２に取
り込まれたのち、出力制御回路３４は、ラインメモリ３
３に記憶された１ライン分の画データのうちの、各画素
データの第３ビツトのみを順次ラインメモリ３３から出
力させる。このようにしてラインメモリ３３から出力さ
れた記録データは、前述したのと同様にシフトレジスタ
４１に順次取込まれる。

（第７図中の期間へ）。

ラッチ信号ＬＡとして第７図にホで示すパルスがヘッド
コントローラ１０から出力されてから若干の時間の経過
後、イネーブル信号発生回路２０からはイネーブル信号
としてパルス幅ＴＢのパルス（第７図にトで示すパルス
）が出力される。これにより、アンドゲート４３−１〜
４３−ｎがこのＴ８の期間だけＯＮ状態となる。このと
き、ラッチ回路４２には１ライン分の画データのうちの
、各画素データの第２ビツトが保持されているから、こ
のデータがスイッチアンプ４４−１〜４４−ｎのそれぞ
れにＴ、の期間だけ入力される。かくしてスイ・ソチア
ンブ４４−１〜４４−ｎは、１ライン分の画データのう
ちの、各画素データの第２ビツトに基づいて、Ｔ！Ｉの
期間だけ発熱抵抗体Ｒ−１−Ｒ−ｎへの電圧印加の制御
を行う。

さらに、シフトレジスタ４１への第３ビツトのデータの
取り込みが終了し、ラッチ信号ＬＡとして第７図にチで
示すパルスがヘッドコントローラ１０から出力されると
、ラッチ回路４２はシフトレジスタ４１に保持されてい
るデータを取り込み、保持する。

ラッチ信号ＬＡとして第７図にチで示すパルスがヘッド
コントローラ１０から出力されてから若干の時間の経過
後、イネーブル信号発生回路２０からはイネーブル信号
としてパルス幅Ｔｃのパルス（第７図にりで示すパルス
）が出力される。これにより、アンドゲート４３−１〜
４３−ｎがこのＴ。の期間だけＯＮ状態となる。このと
き、ラッチ回路４２には１ライン分の画データのうちの
、各画素データの第３ビツトが保持されているから、こ
のデータがスイッチアンプ４４−１〜４４−ｎのそれぞ
れにＴｏの期間だけ入力される。かくしてスイッチアン
プ４４−１〜４４−ｎは、１ライン分の画データのうち
の、各画素データの第３ビツトに基づいて、Ｔｃの期間
だけ発熱抵抗体Ｒ−１−Ｒ−ｎへの電圧印加の制御を行
う。

以降上述の処理を次ライン以降のラインの画データにつ
いて繰り返し行う。

二二で、通電時間設定部３２から出力される３ビツトの
データは前述したように、抽出した９つの画素のうちの
注目画素のみ二または注目画素のほかに１つまたは２つ
の画素が「黒」である場合には「００１」、注目画素の
他に３つ乃至５つの画素が「黒」である場合にはｒｏｌ
ｏＪ、注目画素の他に６つ乃至８つの画素が「黒」であ
る場合には「１００」、そして注目画素が「白」である
場合にはｒｏＯＯＪとしである。すなわち、抽出した９
つの画素のうちの注目画素のみ、または注目画素のほか
に１つまたは２つの画素が「黒」である場合には第１ビ
ツトのみが、注目画素の他に３つ乃至５つの画素が「黒
」である場合には第２ビツトのみが、そして注目画素の
他に６つ乃至８つの画素が「黒」である場合には第３ビ
ツトのみがそれぞれ「１」となっている。

従って、抽出した９つの画素のうちの注目画素のみ、ま
たは注目画素のほかに１つまたは２つの画素が「黒」で
ある場合には、この注目画素は発熱抵抗体のＴＡ期間の
電圧印加による発熱によって記録される。注目画素の他
に３つ乃至５つの画素が「黒」である場合には、注目画
素は発熱抵抗体のＴＢ期間の電圧印加による発熱によっ
て記録される。また注目画素の他に６つ乃至８つの画素
が「黒」である場合には、注目画素は発熱抵抗体のＴｃ
期間の電圧印加による発熱によって記録される。なお、
注目画素が「白」である場合には得られる３ビツトのデ
ータはｒｏｏｏＪであるので、当然の事ながら発熱抵抗
体への電圧印加はなく、画点は形成されない。

かくして、第４図（ａ）に示すように隣接する８画素が
全て白画素である画素、第４図（ｂ）に示すように隣接
する８画素のうちの１つのみが黒画素である画素および
第４図（Ｃ）に示すように隣接する８画素のうちの２つ
が黒画素である画素は、第２図（ａ）〜（ｃ）に示すよ
うな１画素領域に内接する小さな画素が記録される。ま
た、第４図（ｄ）に示すように隣接する８画素のうちの
３つが黒画素である画素、第４図（ｅ）に示すように隣
接する８画素のうちの４つが黒画素である画素および第
４図Ｃｆ）に示すように隣接する８画素のうちの５つが
黒画素である画素は、第２図（ｄ）〜（ｆ）に示すよう
な１画素領域から若干はみだす程度の画素か記録される
。さらに第４図（ｇ）に示すように隣接する８画素のう
ちの６つが黒画素である画素、第４図（ｈ）に示すよう
に隣接する８画素のうちの７つが黒画素である画素およ
び第４図（ｉ）に示すように隣接する８画素のうちの８
つが黒画素である画素は、第２図（ｇ）〜（ｉ）に示す
ような１画素領域に外接する大きな画素が記録される。

（第３の実施例）以下、本発明の第３の実施例に付き説明する。

なお、第１図と同一部分には同一符号を付し、その詳細
な説明は省略する。

このレーザプリンタは、インタフェース部１、制御部２
、画像メモリ３、レーザスキャナユニット（以下、ＬＳ
Ｕと称する）６、感光体ドラム７、シフトレジスタｇ　
ｌ　ａ　、　８１　ｂ　ｓ発光時間設定部８２、ＡＮＤ
ゲート８３およびＡＮＤゲート８４を具備して構成され
る。

シフトレジスタ８１ａ、８１ｂは、それぞれ画データの
クロックを転送りロックとしてシフト動作を行う。シフ
トレジスタ８１ａ、８１ｂは、それぞれ１ライン分の画
データに含まれる画素データと同数のビット数を有して
いる。これらのシフトレジスタ８１ａ、８１ｂは、シフ
トレジスタ８１ａの最上位出力がシフトレジスタ８１ｂ
へと入力されるよう直列的に接続されている。そして、
シフトレジスタ８１ａからは、各ビットのうちの連続す
る７ビツトが出力ＱＡ−ＱＧとして出力されている。シ
フトレジスタ８１ａのこれらの出力は、出力ＱＡ、ＱＢ
、Ｑｃ、ＱＥ、Ｑｐ、Ｑｃが発光時間設定部８２へ、ま
た出力ＱｏがＡＮＤゲート８３の一方の入力端へそれぞ
れ人力されている。一方、シフトレジスタ８１ｂからは
、シフトレジスタ８１ａの出力Ｑｃ、Ｑｏ、Ｑｐと同位
の３ビツトが出力ＱＨ，Ｑ＋　、ＱＪとして出力され、
ＡＮＤゲート８４にそれぞれ人力されている。そしてＡ
ＮＤゲートの出力Ｑｘが、発光時間設定部８２へと入力
されている。

従って、シフトレジスタ８１ａ、８１ｂの各出力ＱＡ−
ＱＪは第９図に示す位置関係にある１０個の画素に対応
する画素データである。

発光時間設定部８２は例えばＲＯＭ　（図示せず）を備
えてなり、シフトレジスタ８１ａ、８１ｂから出力され
る出力ＱＡ　−Ｑｃ　、ＱＥ−ＱａおよびＡＮＤゲート
８４の出力ＱＪを受けて、これらの各出力の状態から、
記録しようとする画素（シフトレジスタ８１ａの出力Ｑ
、として出力される画素データに対応する画素）の周囲
の画素の配列状態を忠別し、その配列状態に応じた発光
時間と同等なパルス幅を有するパルスを設定信号ＳＤと
して出力する。この設定信号ＳＤは、ＡＮＤゲート８３
の他方の入力端に入力される。

ＡＮＤゲート８３は、シフトレジスタ８１ａの出力Ｑｏ
と発光時間設定部８２から出力される設定信号ＳＤとの
論理積を取り、結果をＬＳＵ６へと出力する。

次に以上のように構成されたレーザプリンタの動作を説
明する。まず記録動作時には、画像メモリ３に格納され
た画データが制御部２によって順次読出され、シフトレ
ジスタ８１ａに入力される。

そしてシフトレジスタ８１ａに入力された画データは、
シフトレジスタ８１ａ内およびシフトレジスタ８１ｂ内
を順次転送される。ここで、シフトレジスタ８１ａ、８
１ｂは初期状態では内容がクリアされている。従って、
シフトレジスタ８１ａに２ライン目の画データの入力が
開始された時点にシフトレジスタ８１ｂの最上位出力と
して１ライン目の画データが出力される。

発光駆動部６７は、ＡＮＤゲート８３を介して与えられ
るシフトレジスタ８１ａの出力ＱＤに基づいてレーザダ
イオード６２の発光／非発光の制御を行うのであるが、
この状態において発光時間設定部８２では次のような処
理が行なわれている。

発光時間設定部８２は、シフトレジスタ８１ａから出力
される出力ＱＡ−Ｑｃ　、ＱＥ−ＱｃおよびＡＮＤゲー
ト８４の出力Ｑｘを７ビツトのデータとして取り込み、
これに対応した設定値をデータテーブルから取り出し、
この設定値に対応するパルス幅のパルスを所定タイミン
グで設定信号ＳＤとして出力する。

具体的には発光時間設定部８２には、第１０図に示すよ
うなデータテーブルが設定されている。

この第１０図において「黒画素連続数」の項は、シフト
レジスタ８１ａの出力ＱｏがｒＨＪレベル、すなわち注
目画素が黒画素であると仮定した場合の注目画素の横方
向（主走査方向）への黒画素の連続数（注目画素もカウ
ントする）であり、シフトレジスタ８１ａの出力ＱＡ−
Ｑｃ　、Ｑｇ　〜Ｑｃのパターンによって判別可能なも
のである。すなわち、出力ＱＡ−Ｑｃ　、ＱＥ−Ｑｃが
全て「０」であれば、黒画素連続数は「１」となる。黒
画素連続数が「１」となるパターンはこの１通りであり
、実際はこのパターンｒ００００００Ｊが「黒画素連続
数−１」の項に対応して設定されている。

以下同様に、黒画素連続数が「２」となるパターン（２
通り）、黒画素連続数が「３」となるパターン（３通り
）、黒画素連続数が「４」となるパターン（４通り）、
黒画素連続数が「５」となるパターン（３通り）、黒画
素連続数が「６」となるパターン（２通り）がそれぞれ
「黒画素連続数」の項に対応して設定されている。そし
て、黒画素連続数が「７」となるパターンは出力ＱＡ−
ＱＣ。

ＱＥ−ＱＧが全て「１」となる１通りであり、パターン
ｒｌ　１１１１１Ｊが「黒画素連続数−７」の項に対応
して設定されている。

そしてこのデータテーブルでは、以上のように設定され
た黒画素連続数「１」、「２」・・・、「７」のそれぞ
れに対して、ＡＮＤゲート８４の出力Ｑｘが「１」であ
る場合において、ｒＴＡＪ。

ｒＴＢＪ・・・、ｒＴａＪのそれぞれが設定されている
。しかし、出力Ｑｘが「０」である状態においては、黒
画素連続数ｒ５Ｊ、ｒ６Ｊ、ｒ７Ｊのそれぞれに対して
「ＴＤ」が設定されている。なお、出力Ｑｘが「０」で
ある状態でも黒画素連続数が「４」以下であれば、設定
値は出力Ｑｘが「１」の状態と同じである。すなわち、
注目画素に対する設定値は、基本的には主走査方向につ
いての注目画素を含む黒画素連続の連続数（１〜７）に
基づいてＴＡ−Ｔｏの７段階で設定される。しかし、注
目画素の副走査方向に隣接した画素のうちの１つ（本実
施例では上方）および斜めに隣接した２つ（本実施例で
は上方）の３つの画素の状態に応じ、この３つの画素の
うちの１つでも白画素があれば、黒画素連続の連続数が
「５」以上である注目画素についての設定値はＴＤに補
正される。

発光時間設定部８２では、以上のようなデータテーブル
を参照して得られた設定値のパルス幅のパルスを発生し
、出力する。ここでＴＡ−ＴＧは、第１１図に示すよう
に［ＴＡくＴＢ・・・くＴＧ≦Ｔ１コなる関係が成り立
つように、得たい画素の大きさに応じて任意に設定され
ている。なお本実施例では、ＴＧについては［Ｔｃ　＝
　７１］となっているシこのようにして発光時間設定部８２から出力された設定
信号ＳＤはＡＮＤゲート８３に入力され、そのパルス幅
の期間のみＡＮＤゲート８３をＯＮ状態とする。これに
より、シフトレジスタ８１ｇの出力Ｑｏは、このＡＮＤ
ゲート８３がＯＮ状態となった期間のみＡＮＤゲート８
３を通過し、発光駆動部６７へと入力される。

発光駆動部６７は、ＡＮＤゲート８３の出力信号がｒＨ
Ｊレベルである期間のみレーザダイオード６２を発光さ
せる。

かくして、主走査方向についての黒画素連続数が大きい
画素、すなわち黒画素の集中度の高い画素はど（副走査
方向に隣接した画素のうちの１っおよび斜めに隣接した
２つの３つの画素の状態により補正される）長い露光時
間での記録が行われ、サイズの大きな画素が形成される
。逆に、主走査方向についての黒画素連続数が小さい画
素、すなわち黒画素の集中度の低い画素はど（副走査方
向に隣接した画素のうちの１つおよび斜めに隣接した２
つの３つの画素の状態により補正される）短い露光時間
での記録が行われ、サイズの小さな画素が形成されるこれにより、ベイヤータイプのデイザなどの擬似中間調
画像や文字などの黒画素のあまり密集していない領域で
は、例えば１画素領域からはみ出さないような小さな画
素が形成され、良好な中間調の再現および繊細な文字の
記録が行える。また集中的に黒画素が配置された部分、
すなわちベタ黒画像などの領域では、例えば１画素領域
を覆うような大きな画素が形成され、十分なベタ黒濃度
を得られる。

なお本発明は上記各実施例に限定されるものではなく、
次のような変更実施が可能である。

■　状態の認識を行う画素の数およびその配列は上記各
実施例に挙げたものには限定されず、任意であって良い
。またこれらの状態の認識を行う画素は連続している必
要はなく、離隔していても良い。

■　上記各実施例では、画素の大きさを発光時間および
発熱抵抗体への電圧印加時間（発熱時間）により変化さ
せるものとしているが、発光光量および発熱抵抗体への
印加電圧値（発熱ｊｌ）やその他の要素あるいはそれら
の組み合わせによっても良い。

■　上記各実施例ではレーザダイオード６２の発光時間
および発熱抵抗体Ｒ−１＝Ｒ−ｎの電圧印加時間を３段
階あるいは７段階としているが、これも任意の値であっ
て良い。

■　上記各実施例では、本発明に係る記録装置をレーザ
プリンタおよびサーマルプリンタに適用しているが、例
えばインクジェットプリンタ、ＬＥＤプリンタやＬＣＤ
プリンタなどの他の電子写真記録装置および静電記録装
置等にも適用可能である。このとき、インクジェットプ
リンタであれば、第１の実施例と同様な手法が適し、ま
たＬＥＤプリンタやＬＣＤプリンタなどの他の電子写真
記録装置および静電記録装置であれば、第２の実施例と
同様な手法が適する。

■　上記第１の実施例では、反転現像方式のレーザプリ
ンタを例示して説明しているが、論理を逆に考えれば容
易に正転現像方式にも適用可能である。

■　このほか、本発明の要旨を逸脱しない範囲で種々の
変形実施が可能である。

［発明の効果コ本発明によれば、それぞれ画素の形成／非形成を示した
画素データの配列である画データに応じて、画素形成手
段により画素を形成することによって記録を行う記録装
置において、前記画データのうちの注目画素データにつ
いて、当該注目画素データが示す画素の横方向、縦方向
および斜方向に並んだ画素の状態を認識し、この認識し
た状態に基づいて当該注目画素データに応じて形成され
る画素の大きさを設定する処理を前記画データのうちの
各画素データを注目画素データとしてそれぞれ行い、前
記画データのうちの各画素データに応じて画素の形成を
行う際、例えば１画素の形成を行う形成時間または１画
素の形成を行う形成エネルギー量を変化させることによ
り、各画素データについて設定された画素サイズの画素
を形成するよう画素°形成手段を制御するようにしたの
で、擬似中間調画像や文字などの画像とベタ黒画像など
の画像との両方を良好に、しかもたとえ１枚分の画像中
に両画像が混在していたとしてもその両方を良好に記録
できる記録装置となる。

【図面の簡単な説明】

第１図乃至第５図は本発明の第１の実施例を説明する図
であり、第１図は本実施例に係る記録装置を適用して構
成されたレーザプリンタの要部構成を示す図、第２図は
第１図中のシフトレジスタ４ａ〜４ｃで抽出される画素
の配列を示す図、第３図は第１図中の各部の信号図、第
４図は画素の記録例を示す図、第５図はベタ黒画像の記
録例を示す図、第６図および第７図は本発明の第２の実
施例を説明する図であり、第６図は本実施例に係る記録
装置を適用して構成されたサーマルプリンタの要部構成
を示す図、第７図は動作タイムチャート、第８図乃至第
１１図は本発明の第３の実施例を説明する図であり、第
８図は本実施例に係る記録装置を適用して構成されたレ
ーザプリンタの要部構成を示す図、第９図は第８図中の
シフトレジスタ８１ａ、８１ｂで抽出される画素の配列
を示す図、第１０図は第８図中の発光時間設定部８２に
設定されたデータテーブルを模式的に示す図、第１１図
は第８図中の発光時間設定部８２の出力信号を説明する
図、第１２図乃至第１４図はそれぞれ従来技術を説明す
る図である。１・・・インタフェース部、２・・・制御部、３・・・
画像メモリ、４ａ、４ｂ、４ｃ・・・シフトレジスタ、
５・・・発光時間設定部、６・・・レーザスキャナユニ
・ノド（ＬＳＵ）、６１・・・レーザ光、６２・・・レ
ーザダイオード、６７・・・発光駆動部、１０・・・へ
・ノドコントローラ、２０・・・イネーブル信号発生回
路、３０−＝画データ処理部、３１ａ、３１ｂ、３１ｃ
・・・シフトレジスタ、３２・・・通電時間設定部、３
３・・・ラインメモリ、３４・・・出力制御回路、４０
・・・ヘッドドライバ、５０・・・サーマルへ・ノド、
８１ａ、８１ｂ・・・シフトレジスタ、８２・・・発光
時間設定部。出願人代理人　弁理士　鈴江武彦（ａ）　　　　　　　　　　（ｂ）　　　　　　　　　
　（ｃ）（ｄ）　　　　　　　　　　（ｅ）　　　　　
　　　　　（ｆ）（ｇ）　　　　　　　　　　（ｈ）　
　　　　　　　　　（ｉ）第４図第９図Ｎ　ｔｏ図第１１図第１２図（ａ）　　　　　　　　　　　（ｂ）　　　　　　　　
　　　　（ｃ）第１３図（ａ）　　　　　　　　　　（ｂ）　　　　　　　　　
　　　（ｃ）第１４図

Claims

【特許請求の範囲】

（１）多数の画素を２次元的に配列してなる画像を記録
するものであり、それぞれ画素の形成／非形成を示した
画素データの配列である画データに応じて、画素形成手
段により画素を形成することによって記録を行う記録装
置において、前記画データのうちの注目画素データについて、当該注
目画素データが示す画素の横方向、縦方向および斜方向
に並んだ画素の状態を認識し、この認識した状態に基づ
いて当該注目画素データに応じて形成される画素の大き
さを設定する処理を前記画データのうちの各画素データ
を注目画素データとしてそれぞれ行う画素サイズ設定手
段と、前記画データのうちの各画素データに応じて画素
の形成を行う際、前記画素サイズ設定手段で各画素デー
タについて設定された画素サイズの画素を形成するよう
画素形成手段を制御する画素形成制御手段とを具備した
ことを特徴とする記録装置。
（２）画素形成制御手段は１画素の形成を行う形成時間
を変化させることにより画素のサイズを制御することを
特徴とする請求項（１）記載の記録装置。
（３）画素形成制御手段は１画素の形成を行う形成エネ
ルギー量を変化させることにより画素のサイズを制御す
ることを特徴とする請求項（１）記載の記録装置。