JPH04186646A

JPH04186646A - 半導体素子のマーキング方法及びその半導体素子の固定方法

Info

Publication number: JPH04186646A
Application number: JP31137490A
Authority: JP
Inventors: Yutaka Okuaki; 奥秋　裕
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1990-11-19
Filing date: 1990-11-19
Publication date: 1992-07-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、半導体装置に組み込まれた半導体素子の機能
判定のマークキング方法及びその半導体素子の固定方法
に関するものである。

（従来の技術）従来、このような分野の技術としては、例えば実開平２
−８１４０号公報に記載されるものがあった。

第２図は従来の半導体素子のマーキング装置の斜視図で
ある。

この図において、ｌＯは識別テープであり、しかも下面
が粘着面になっている。この識別テープ１０は送出リー
ル１１に適当な長さ巻回されている。１２は巻取リール
であり、送出リール１１の前方に配置され、識別テープ
１０を先端側から順次巻き取る。

１３は送出リール１１と巻取り−ル１２との間に張られ
た識別テープＩＯの上方に配置したバンチで、昇降自在
に構成されたバンチホルダ１４に取り付けられている。

前記バンチ１３は半導体ウェハ（以下、単にウェハとい
う）５に形成された半導体ベレ、トロより小さい径のも
のを使用し、下端周縁１３ａを尖らせ、下端面１３ｂを
平坦面に形成されている。

ここで、識別テープ１０は、第４図に示すように、その
表面に磁性体１６を被着させたものを使用する。

磁性体１６を被着させた識別テープ１０を用いると、ペ
レットマウント時、不良の半導体ペレット６に貼着され
た識別テープ片１０ａに磁性体１６が被着されているの
で、該磁性体１６を利用して、磁気吸引等の手段で自動
的に選別して不良品を除去することができる。

上記構造のマーキング装置は、識別テープ１０の先端を
巻取リール１２に巻き付け、送出リール！■と巻取リー
ル１２との間に識別テープ１０を適当な長さ張り、半導
体ペレット６を多数形成したウェハ５の上方に配置する
６そして、ウェハ５と識別チー１１０との間にブローバ
カード（凹示なし）を挿入し、各半導体ペレ７）６．６
・・・の特性検査を行う。

検査の結果、不良の半導体ペレット６が検出されると、
その半導体ベレット６上へ識別テープ１０及びバンチ１
３を移動させ、その後、パンチホルダ１４を陣下させて
、第３図（ａ）に示すように、バンチ１３にて識別テー
プ１０を打ち抜き、打ち抜いた識別テープ片ｔＯａを、
第３図（ｂ）に示すように、バンチ１３の下端面１３ｂ
にて不良の半導体ペレット６の表面に押付けて貼着する
。この後、パンチホルダ１４が上昇し、バンチ１３が識
別テープ１０から抜けると、巻取り−ル１２が回転して
識別テープ１０を少し巻き取り、孔あき部１５をバンチ
１３からずらせる。

不良の半導体ベレット６が検出される度に上記動作を繰
り返して、不良の半導体ペレット６の表面に識別テープ
片１０ａを貼着する。

検査終了後、ウェハ５はペレットマウント工程へ送られ
、ここで各半導体ベレット６．６・・・が分断され、個
々にリードフレーム等にマウントされる。このペレット
マウント時、識別テープ片１０ａが貼着された半導体ベ
レットは除外する。

（発明が解決しようとする課題）しかしながら、上記構成のマーキング装置では、不良品
を磁性体識別マークを貼着して磁気吸引等の手段で自動
選別して除去するようにしているが、マークが不良品に
貼着されているので、選別後、回路機能が不良である半
導体素子と共に、貼着したマークも破棄することになり
、経済的に問題があった。

本発明は、上記問題点を除去するために、良品半導体素
子の回路を形成した主表面ではなく、その裏面にマーキ
ングすることにより、マーク材の有効利用を図り得る、
しかも品質の高い半導体素子のマーキング方法及びその
半導体素子の固定方法を提供することを目的とする。

（課題を解決するための手段）本発明は、上記目的を達成するために、半導体素子のマ
ーキング方法において、半導体ウェハに形成され、た多
数の半導体素子の回路機能を良否判定する工程と、良識
別マーク部材を良品半導体素子の裏面に付着させ、マー
キングする工程とを施すようにしたものである。

また、半導体ウェハに形成された多数の半導体素子の回
路機能を良否判定する工程と、良品半導体素子の裏面に
良識別マークをレーザによって付す工程とを施すように
したものである。

更に、半導体素子の固定方法において、半導体ウェハに
形成された多数の半導体素子の回路機能を良否判定する
工程と、良品半導体素子の裏面に良識別マーク部材をマ
ーキングする工程と、良品半導体素子裏面に形成された
良識別マーク部材によって半導体素子を固着する工程と
を施すようにしたものである。

（作用）本発明にれば、上記したように、半導体ウェハに形成さ
れた多数の半導体素子の回路機能を良否判定し、良識別
マーク部材を良品半導体素子の裏面に付着させ、マーキ
ングする。

また、半導体ウェハに形成された多数の半導体素子の回
路機能を良否判定し、良識別マークを良品半導体素子の
裏面にレーザによって付す。

更に、半導体ウェハに形成された多数の半導体素子の回
路機能を良否判定し、良品半導体素子の裏面に良識別マ
ーク部材をマーキングし、良品半導体素子の裏面に形成
された良識別マーク部材によって半導体素子を固着する
。

従って、マークの有効利用を図ることができ、しかも品
質の高い半導体素子のマーキングを行うことができる。

（実施例）以下、本発明の実施例について図面を参照しながら詳細
に説明する。

第１図は本発明の第１の実施例を示すウェハに形成され
た多数の半導体素子の回路機能の良否を判定するブロー
ビングとそのマーキングシステムの構成図である。なお
、従来と同一構成部分については、同一番号を付してそ
の説明を省略する。

図中、２１は半導体ウェハ、２２は半導体素子、２３は
半導体、素子主表面、２４は半導体素子裏面、２５はプ
ローバ一端子、２６は良品半導体素子、２７は不良品半
導体素子、２８は良識別マーク部材、２９はＡ／Ｄ変換
器、３０はコントローラ、３１は入力インタフェース、
３２は中央処理装置（ＣＰＵ）、３３は出力インタフェ
ース、３４は駆動回路、４０はパンチ、４１は送り出し
リール、４２は巻取りリール、４３は識別マーク部材か
らなるテープである。

第１図において、ウェハ２１には多数の半導体素子２２
が形成され、その回路機能が形成された半導体素子主表
面２３において、単位となる半導体素子２２の回路機能
の良否判定を行うためブロービングを行う。即ち、プロ
ーバ一端子２５を単位半導体素子２２の主表面に形成さ
れた外部導出電極（図示なし）に接触させて、コントロ
ーラ３０にて電気的に回路機能の良否を判定する。

その判定の結果、所定の回路機能を有する場合には、コ
ントローラ３０を経て駆動回路３４からの出力により、
パンチ４０を駆動して、良品半導体素子２６には、良識
別マーク部材からなるテープ４３をパンチ４０によって
叩くことにより半導体素子裏面２４に良識別マーク部材
２Ｂを貼着させ、良品であることが識別できるようにす
る。

回路機能が不良品半導体素子２７には良識別マーク部材
２８は貼着させない。

次工程にて、スクライビング、個片分割された半導体素
子の中から良識別マーク部材２８のない個片は不良品と
して除外する。

第５図は本発明の第２の実施例を示すウェハに形成され
た多数の半導体素子の回路機能を判定するブロービング
及びそのマーキングシステムの構成図である。なお、前
記実施例と同様の部分には同じ番号を付し、それらの説
明は省略する。

この実施例においては、パンチ４０に代えてレーザ装置
５０を用いるようにしている。即ち、プローバ一端子２
５を単位半導体素子２２の主表面２３に形成された外部
導出電極（図示なし）に接触させて、コントローラ３０
にて電気的に回路機能を判定する。

その判定の結果、所定の回路機能を有する場合には、コ
ントローラ３０を経た駆動回路３４からの出力はレーザ
、装置５０の駆動により、良品半導体素子２６の裏面に
良識別マーク５１を付ける。

ところで、従来のように、レーザでもって不良品半導体
素子表面にマーキングすると、瞬間的に高温化したマー
キングエリアから、溶融したウェハ表面部材が飛散する
ことによって、良品半導体素子主表面に付着する。その
ため、ワイヤボンド、スクライビング等において、傷や
電極部のクラック等の不具合が発生する。

この実施例においては、かかる不都合をなくすことがで
きる。

第６図は本発明の第３の実施例を示すウェハのマーキン
グ状態を示す図である。なお、従来と同一構成部分につ
いては、同一番号を付してその説明を省略する。

この実施例においては、例えばポリエステルチーブに所
定の形状に加工した良識別マーク部材の両面に、粘着材
を形成した良識別マークダイボンド部材からなるテープ
６０を、パンチ４０で半導体素子裏面２４に押圧貼着さ
せて良識別マークダイボンド部材６１を付着させて、良
識別マークとする。または、比較的軟らかい金属で、貼
着性の大きい、インジウム金属をテープ状に加工して、
識別マークダイボンド部材テープとして用いて、パンチ
で所定の形状に打ち抜き、半導体素子裏面に貼着させて
、識別マークとして使用するようにしてもよい。

このようにして、良品半導体素子の裏面に良識別マーク
が形成される。

更に、半導体素子の製造にあたりその識別マークをダイ
スボンド材として、溶融、接着等の方法によって、半導
体素子を素子搭載部、例えばアイランドや基板上に固着
するようにしたので、識別マーク部材とダイスボンド材
を併用することができ、工程の簡略化、資源の有効利用
を図ることができる。

なお、第１実施例及び第３実施例においては、マーキン
グ時にウェハに上方に向かう力が加わるので、この力を
受けるために、ウェハコーナをクランパのような固定治
具を用いて保持する。

また、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。

（発明の効果）以上、詳細に説明したように、本発明によれば、良品半
導体素子の裏面に良識別マーク部材をマーキングするよ
うにしたので、マークの有効利用を図ることができ、し
かも品質の高い半導体素子のマーキングを行うことがで
きる。

また、識別マーク部材を良品半導体素子の固着材を兼ね
るようにすることにより、工程を簡略化し、半導体装置
を安価に製造することができる。

更に、マーキングとしてレーザが利用できるので、作業
時間が早く、取扱が容易であり、例えば、インク等を使
用するよりも安価である。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すウェハに形成され
た多数の半導体素子の回路機能を判定するブロービング
とそのマーキングシステムの構成図、第２図は従来の半
導体素子のマーキング装置の斜視図、第３図は従来の半
導体素子のマーキング工程図、第４図は従来の半導体素
子のマーキングに用いる識別テープの断面図、第５図は
本発明の第２の実施例を示すウェハに形成された多数の
半導体素子の回路機能を判定するブロービング及びその
マーキングシステムの構成図、第６図は本発明の第３の
実施例を示すウェハのマーキング状態を示す図である。２１・・・ウェハ、２２・・・半導体素子、２３・・・
半導体素子主表面、２４・・・半導体素子裏面、２５・
・・プローバ一端子、２６・・・良品半導体素子、２７
・・・不良品半導体素子、２８・・・良識別マーク部材
、２９・・・Ａ／Ｄ変換器、３０・・・コントローラ、
３１・・・入力インタフェース、３２・・・中央処理装
置（ＣＰＵ）、３３・・・出力インタフェース、３４・
・・駆動回路、４０・・・パンチ、４１・・・送り出し
リール、４２・・・巻取りリール、４３・・・識別マー
ク部材からなるテープ、５０・・・レーザ装置、５１・
・・マーク、６０・・・良識別マークダイボンド部材か
らなるテープ、６１・・・良識別マークダイボンド部材
。Ｎノ　　　　　　　　　　　　　　　　　　　　　＼ノ
第６図

Claims

【特許請求の範囲】

（１）（ａ）半導体ウェハに形成された多数の半導体素子の回
路機能を良否判定する工程と、（ｂ）良識別マーク部材を良品半導体素子の裏面に付着
させ、マーキングする工程とを施すことを特徴とする半
導体素子のマーキング方法。
（２）（ａ）半導体ウェハに形成された多数の半導体素子の回
路機能を良否判定する工程と、（ｂ）良品半導体素子の裏面に良識別マークをレーザに
よって付す工程とを施すことを特徴とする半導体素子の
マーキング方法。
（３）（ａ）半導体ウェハに形成された多数の半導体素子の回
路機能を良否判定する工程と、（ｂ）良品半導体素子の裏面に良識別マーク部材をマー
キングする工程と、（ｃ）良品半導体素子の裏面に形成された良識別マーク
部材によって半導体素子を固着する工程とを施すことを
特徴とする半導体素子の固定方法。