JPH04186940A - 多重通信制御装置の受信回路 - Google Patents
多重通信制御装置の受信回路Info
- Publication number
- JPH04186940A JPH04186940A JP31428090A JP31428090A JPH04186940A JP H04186940 A JPH04186940 A JP H04186940A JP 31428090 A JP31428090 A JP 31428090A JP 31428090 A JP31428090 A JP 31428090A JP H04186940 A JPH04186940 A JP H04186940A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- line
- operational amplifier
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
この発明は、車両等に搭載されている各制御ユニット間
の制御情報、スイッチのオン・オフ情報等を相互にデー
タ交換する多重通信バスを有する多重通信装置において
、多重通信バスからデータを受信する受信回路に関する
。
の制御情報、スイッチのオン・オフ情報等を相互にデー
タ交換する多重通信バスを有する多重通信装置において
、多重通信バスからデータを受信する受信回路に関する
。
第３図は、多重通信バスのデータを受信する受信回路の
従来例を示す回路図である。
従来例を示す回路図である。
第３図において、受信回路は、抵抗３１とコンデンサ３
３、抵抗３２とコンデンサ３４によってそれぞれ形成さ
れた２つの入力フィルタ、および差動コンパレータ３５
によって構成される。また、２０は信号伝送ラインのケ
ーブルである。
３、抵抗３２とコンデンサ３４によってそれぞれ形成さ
れた２つの入力フィルタ、および差動コンパレータ３５
によって構成される。また、２０は信号伝送ラインのケ
ーブルである。
ケーブル２０は２線構成になっており、ラインＡ、ライ
ンＢには互いに逆相の相補伝送信号が伝送されてくる。
ンＢには互いに逆相の相補伝送信号が伝送されてくる。
伝送信号は上記の２つの入力フィルタをそれぞれ通過し
て差動コンパレータ３５で２値信号に再生される。なお
、上記の各入力フィルタはラインＡ、ラインＢに誘導さ
れる高周波ノイズを除去する役目を有する。
て差動コンパレータ３５で２値信号に再生される。なお
、上記の各入力フィルタはラインＡ、ラインＢに誘導さ
れる高周波ノイズを除去する役目を有する。
しかしながら、このような従来の受信回路にあっては、
耐故障性に問題がある。すなわち、自動軍用の多重伝送
装置においては、■ケーブル２０のラインＡ、ラインＢ
のいずれか一方が断線した場合、■ＧＮＤ電位に接地（
以下、地絡と呼ぶ）した場合、■電源電位に短絡した場
合のように、一方のケーブルが故障した場合でも正しく
データ受信が出来ることが制御の安全性等から求められ
ている。
耐故障性に問題がある。すなわち、自動軍用の多重伝送
装置においては、■ケーブル２０のラインＡ、ラインＢ
のいずれか一方が断線した場合、■ＧＮＤ電位に接地（
以下、地絡と呼ぶ）した場合、■電源電位に短絡した場
合のように、一方のケーブルが故障した場合でも正しく
データ受信が出来ることが制御の安全性等から求められ
ている。
しかし、第３図に示した従来回路では上記の条件を満た
すことができない。すなわち、第３図の回路においては
、ラインＡ、ラインＢのいずれか一方が断線開放された
場合、地絡した場合、および電源電位に短絡した場合に
は、差動コンパレータ３５の一方の入力端子が閾値電圧
とはならないため、生き残った他方のデータを２値化す
ることが出来ない、という問題があった。
すことができない。すなわち、第３図の回路においては
、ラインＡ、ラインＢのいずれか一方が断線開放された
場合、地絡した場合、および電源電位に短絡した場合に
は、差動コンパレータ３５の一方の入力端子が閾値電圧
とはならないため、生き残った他方のデータを２値化す
ることが出来ない、という問題があった。
本発明は、上記のごとき従来技術の問題を解決するため
になされたものであり、伝送ラインの一方のラインに断
線、地絡、電源短絡が発生した場合でも安全にデータ送
受信が可能な自動車用多重通信制御装置の受信回路を提
供することを目的とする。
になされたものであり、伝送ラインの一方のラインに断
線、地絡、電源短絡が発生した場合でも安全にデータ送
受信が可能な自動車用多重通信制御装置の受信回路を提
供することを目的とする。
上記問題点を解決するため１本発明においては、特許請
求の範囲に記載するように構成している。
求の範囲に記載するように構成している。
すなわち、本発明においては、受信回路の入力段をコン
デンサ結合とし、ＤＣバイアス回路を設け、さらに演算
増幅器で伝送信号を増幅したのち差動コンパレータで２
値化するように構成している。
デンサ結合とし、ＤＣバイアス回路を設け、さらに演算
増幅器で伝送信号を増幅したのち差動コンパレータで２
値化するように構成している。
上記のように本発明においては、入力段をコンデンサ結
合としたことにより、２本の伝送ラインのいずれか一方
に断線、地絡、電源短絡等の障害が発生してもこれらの
影響はすべて結合コンデンサで遮蔽され、障害が発生し
たラインに接続された入力に対応する側は無信号状態と
同じになる。
合としたことにより、２本の伝送ラインのいずれか一方
に断線、地絡、電源短絡等の障害が発生してもこれらの
影響はすべて結合コンデンサで遮蔽され、障害が発生し
たラインに接続された入力に対応する側は無信号状態と
同じになる。
そしてＤＣバイアス回路を設けたことにより、作動コン
パレータの２つの入力のうち、断線、地絡。
パレータの２つの入力のうち、断線、地絡。
電源短絡等の障害が発生したラインの出方に相当する方
の入力が、無信号状態時の値に固定され、この値が固定
閾値電圧となるので、障害が発生していない方の伝送信
号は正確に２値化される。このようにして、２本の伝送
線のうちのいずれか一方が断線、地絡、電源短絡した場
合でも健全な他方のデータを正しく２値化することが出
来、安定に通信することが可能となる。
の入力が、無信号状態時の値に固定され、この値が固定
閾値電圧となるので、障害が発生していない方の伝送信
号は正確に２値化される。このようにして、２本の伝送
線のうちのいずれか一方が断線、地絡、電源短絡した場
合でも健全な他方のデータを正しく２値化することが出
来、安定に通信することが可能となる。
第１図は、本発明の受信回路の一実施例を示す回路図で
ある。
ある。
まず構成を説明すると、ケーブル２０の２本のラインＡ
、Ｂからそれぞれ結合コンデンサ１０．１１を介して２
つの入力フィルタ１５．１６に接続される。これらの入
力フィルタ１５．１６は、抵抗ＲとコンデンサＣとによ
って形成されている。
、Ｂからそれぞれ結合コンデンサ１０．１１を介して２
つの入力フィルタ１５．１６に接続される。これらの入
力フィルタ１５．１６は、抵抗ＲとコンデンサＣとによ
って形成されている。
次に、入力フィルタ１５．１６の出力はＤＣバイアス回
路１２に与えられる。このＤＣバイアス回路１２は、Ｍ
ＯＳトランジスタ６．７．８．９で形成されており、２
入力、２出力の回路である。
路１２に与えられる。このＤＣバイアス回路１２は、Ｍ
ＯＳトランジスタ６．７．８．９で形成されており、２
入力、２出力の回路である。
ＤＣバイアス回路１２の２つの出力は、それぞれ演算増
幅器４．５を介して差動コンパレータ３の２つの入力端
子に供給され、この作動コンパレータ３の出力が受信信
号ＲＸどなる。
幅器４．５を介して差動コンパレータ３の２つの入力端
子に供給され、この作動コンパレータ３の出力が受信信
号ＲＸどなる。
上記のＤＣバイアス回路１２において、ＭＯＳトランジ
スタ６．７．８．９はＭＯ５抵抗として動作しており、
ＭＯＳトランジスタ７と９で形成される分割抵抗で演算
増幅器４のＤＣ再生値が決定され、ＭＯＳトランジスタ
６と８で形成される分割抵抗で演算増幅器５のＤＣ再生
値が決定される。また、演算増幅器４．５のフィードバ
ック側の入力には、抵抗Ｒａを介して基準電源２１が接
続されており、Ｖｄｄ／２の基準電圧が与えられている
。
スタ６．７．８．９はＭＯ５抵抗として動作しており、
ＭＯＳトランジスタ７と９で形成される分割抵抗で演算
増幅器４のＤＣ再生値が決定され、ＭＯＳトランジスタ
６と８で形成される分割抵抗で演算増幅器５のＤＣ再生
値が決定される。また、演算増幅器４．５のフィードバ
ック側の入力には、抵抗Ｒａを介して基準電源２１が接
続されており、Ｖｄｄ／２の基準電圧が与えられている
。
次に動作を説明する。
ケーブル２０から入力された伝送信号は、結合コンデン
サ１０．１１を介して入力フィルタ１５．１６へ導入さ
れる。そして入力フィルタ１５．１６で前述の誘導ノイ
ズを除去した後、ＤＣバイアス回路１２でＤＣ成分（こ
の値については詳細後述）が与えられる。次に、ＤＣバ
イアス回路１２の２つの出力は演算増幅器４．５へ導入
される。
サ１０．１１を介して入力フィルタ１５．１６へ導入さ
れる。そして入力フィルタ１５．１６で前述の誘導ノイ
ズを除去した後、ＤＣバイアス回路１２でＤＣ成分（こ
の値については詳細後述）が与えられる。次に、ＤＣバ
イアス回路１２の２つの出力は演算増幅器４．５へ導入
される。
演算増幅器４．５は、正相入力アンプであり、ゲインは
３〜１０ｄＢ程度が適当である。演算増幅器４．５は伝
送信号の振幅、波形の立ち上がり、立ち下がりを鋭角に
する働きをする。一般に、簡単なデータ伝送では、２値
情報を伝送信号のハイレベルとロウレベルのタイミング
情報に置き換えて伝送している。例えば、ＰＷＭ （パ
ルス幅変調）符号、マンチェスター符号、ＮＲＺ （ノ
ン・リターン・トウ・ゼロ）符号等がある。しかし、伝
送信号はケーブル２０の線間容量などの影響によって波
形が鈍ったり、誘導ノイズ除去フィルタによって群遅延
が発生したりすることにより、タイミング情報が乱され
る。また、ケーブル２０の対接地間インピーダンスの変
化によって信号レベルが数ｄＢ低下することもある。そ
のため、伝送信号を２Ｗ化する場合には、伝送信号を直
ちに差動コンパレータ３で形成した波形整形回路によっ
て２値情報に変換するよりも、差動コンパレータ３の前
段に演算増幅器を挿入し、−旦、増幅したのちに波形整
形するほうが、より正確にタイミング情報を再生するこ
とが出来る。このことは本発明者等の実験で明らかであ
る。ただしこの場合には、演算増幅器４．５は飽和ハイ
レベルと飽和ロウレベルの間をスイングすることになる
ので、バイポーラトランジスタを用いた演算増幅器はベ
ースキャリア蓄積効果のために使用することができない
。
３〜１０ｄＢ程度が適当である。演算増幅器４．５は伝
送信号の振幅、波形の立ち上がり、立ち下がりを鋭角に
する働きをする。一般に、簡単なデータ伝送では、２値
情報を伝送信号のハイレベルとロウレベルのタイミング
情報に置き換えて伝送している。例えば、ＰＷＭ （パ
ルス幅変調）符号、マンチェスター符号、ＮＲＺ （ノ
ン・リターン・トウ・ゼロ）符号等がある。しかし、伝
送信号はケーブル２０の線間容量などの影響によって波
形が鈍ったり、誘導ノイズ除去フィルタによって群遅延
が発生したりすることにより、タイミング情報が乱され
る。また、ケーブル２０の対接地間インピーダンスの変
化によって信号レベルが数ｄＢ低下することもある。そ
のため、伝送信号を２Ｗ化する場合には、伝送信号を直
ちに差動コンパレータ３で形成した波形整形回路によっ
て２値情報に変換するよりも、差動コンパレータ３の前
段に演算増幅器を挿入し、−旦、増幅したのちに波形整
形するほうが、より正確にタイミング情報を再生するこ
とが出来る。このことは本発明者等の実験で明らかであ
る。ただしこの場合には、演算増幅器４．５は飽和ハイ
レベルと飽和ロウレベルの間をスイングすることになる
ので、バイポーラトランジスタを用いた演算増幅器はベ
ースキャリア蓄積効果のために使用することができない
。
したがって、演算増幅器４．５としてはＭＯＳＦＥＴま
たはＪＦＥＴなどの電界効果トランジスタを使用したも
のを用いる必要がある。
たはＪＦＥＴなどの電界効果トランジスタを使用したも
のを用いる必要がある。
次に、第１図において、ケーブル２０の一方のラインが
断線、地絡および電源短絡した場合について説明する。
断線、地絡および電源短絡した場合について説明する。
まず、第１図の回路の無信号時の状態について説明する
。演算増幅器４．５の各入力バイアス電圧Ｖａ、Ｖｂは
それぞれ に設定してあり、また演算増幅器４．５のフィードバッ
ク側入力端子には基準電圧Ｖｄｄ／２が与えられている
。そして演算増幅器４．５の電圧ゲインをＡｖとすると
、演算増幅器４，５の出力、すなわち差動コンパレータ
３の２つの入力Ｖｃ、Ｖｄは、それぞれ となる。
。演算増幅器４．５の各入力バイアス電圧Ｖａ、Ｖｂは
それぞれ に設定してあり、また演算増幅器４．５のフィードバッ
ク側入力端子には基準電圧Ｖｄｄ／２が与えられている
。そして演算増幅器４．５の電圧ゲインをＡｖとすると
、演算増幅器４，５の出力、すなわち差動コンパレータ
３の２つの入力Ｖｃ、Ｖｄは、それぞれ となる。
上式において、電圧ゲインＡνを６ｄＢとすると。
Ｖｃ、Ｖｄはそれぞれ
ｄｄ
Ｖｃ＝ −−ｔ Ｘ Ａｖ −（１）ｄｄ
Ｖｄ＝ −＋ ｔ Ｘ Ａｖ −（２）となり、差
動コンパレータ３は（−）入力側が高いので、受信出力
ＲＸは無信号時には低レベルとなる。なお、上記のＥの
大きさは、例えば電源電圧の数％程度の値、すなわち電
源電圧が５ｖの場合で０．２〜０．４Ｖ程度に設定する
のがよい。
動コンパレータ３は（−）入力側が高いので、受信出力
ＲＸは無信号時には低レベルとなる。なお、上記のＥの
大きさは、例えば電源電圧の数％程度の値、すなわち電
源電圧が５ｖの場合で０．２〜０．４Ｖ程度に設定する
のがよい。
次に、ケーブル２０のラインＡまたはラインＢのいずれ
か一方が断線、地絡、電源短絡した場合には、これらの
影響はすべて結合コンデンサ１０．１１で遮蔽され、障
害が発生したラインに接続された入力に対応する側は無
信号状態と同じになる。
か一方が断線、地絡、電源短絡した場合には、これらの
影響はすべて結合コンデンサ１０．１１で遮蔽され、障
害が発生したラインに接続された入力に対応する側は無
信号状態と同じになる。
したがって、差動コンパレータ３の該岩する入力端子は
、上記（１）式または（２）式の値、すなわちＶｄｄ／
２近傍の値に固定され、この値が固定閾値電圧となるの
で、障害が発生していない方の伝送信号は正確に２値化
される。このようにして、ケーブル２ｏのラインＡまた
はラインＢのいずれか一方が断線、地絡、電源短絡した
場合でも安定に通信することが可能となる。
、上記（１）式または（２）式の値、すなわちＶｄｄ／
２近傍の値に固定され、この値が固定閾値電圧となるの
で、障害が発生していない方の伝送信号は正確に２値化
される。このようにして、ケーブル２ｏのラインＡまた
はラインＢのいずれか一方が断線、地絡、電源短絡した
場合でも安定に通信することが可能となる。
次に、第２図は、本発明の他の一実施例を示す回路図で
ある。
ある。
この実施例は、前記第１図の回路において、演算増幅器
４．５および基準電源２１の部分を削除し、ＤＣバイア
ス回路１２の２つの出方を直接に差動コンパレータ３に
入力するように構成したものである。
４．５および基準電源２１の部分を削除し、ＤＣバイア
ス回路１２の２つの出方を直接に差動コンパレータ３に
入力するように構成したものである。
すなわち、本実施例の回路は、演算増幅器４゜５による
伝送信号の振幅、波形の立ち上がり、立ち下がりを鋭角
にする作用を省略したものであり。
伝送信号の振幅、波形の立ち上がり、立ち下がりを鋭角
にする作用を省略したものであり。
ケーブル２０に接続される受信回路の入力インピーダン
スによって伝送信号の振幅が影響を受けないと考えられ
る場合には、本実施例のような簡単な受信回路でもライ
ンの断線、地絡、電源短絡に対する充分な保護が可能で
ある。
スによって伝送信号の振幅が影響を受けないと考えられ
る場合には、本実施例のような簡単な受信回路でもライ
ンの断線、地絡、電源短絡に対する充分な保護が可能で
ある。
以上説明したごとく本発明によ九ば、２本の伝送ライン
のうちのいずれか一方に断線、地絡、電源短絡等の障害
が発生した場合でもデータ伝送の正確な受信が可能とな
り、自動車等に搭載する多重通信制御装置の信頼性を向
上させることが８来る、という効果がある。
のうちのいずれか一方に断線、地絡、電源短絡等の障害
が発生した場合でもデータ伝送の正確な受信が可能とな
り、自動車等に搭載する多重通信制御装置の信頼性を向
上させることが８来る、という効果がある。
第１図は本発明の一実施例を示す回路図、第２図は本発
明の他の一実施例を示す回路図、第３図は従来の多重通
信装置の受信回路を示す回路図である。 〈符号の説明〉 ３・・・差動コンパレータ ４．５・・・演算増幅器 ７〜９・・・ＭＯＳＦＥＴ １０．１１・・・結合コンデンサ １２・・・ＤＣバイアス回路 １５．１６・・・入力フィルタ ２０・・・伝送ケーブル ２１・・・基準電圧源
明の他の一実施例を示す回路図、第３図は従来の多重通
信装置の受信回路を示す回路図である。 〈符号の説明〉 ３・・・差動コンパレータ ４．５・・・演算増幅器 ７〜９・・・ＭＯＳＦＥＴ １０．１１・・・結合コンデンサ １２・・・ＤＣバイアス回路 １５．１６・・・入力フィルタ ２０・・・伝送ケーブル ２１・・・基準電圧源
Claims (1)
- 【特許請求の範囲】 ２本のデータ伝送ラインで信号を伝送する通信システム
の受信回路であって、結合コンデンサと、入力フィルタ
と、ＤＣバイアス回路と、正相入力演算増幅器と、基準
電源と、作動コンパレータとを有し、 上記結合コンデンサは、データ伝送ラインに直列に接続
されたものであり、 上記入力フィルタは、データ伝送ラインに発生するノイ
ズを除去するものであり、 上記ＤＣバイアス回路は、伝送信号の直流成分を再生す
るものであり、 上記正相入力演算増幅器は、電界効果トランジスタで形
成された演算増幅器であり、 上記基準電圧源は、所定の基準電圧を供給するものであ
り、 上記差動コンパレータは、２入力の差の信号を出力する
ものであり、 ２本のデータ伝送ラインの各々に上記結合コンデンサを
直列に接続し、その２つの出力を各々上記入力フィルタ
へ入力し、上記入力フィルタの２つの出力は各々上記Ｄ
Ｃバイアス回路に入力し、上記ＤＣバイアス回路の２つ
の出力は２つの上記正相入力演算増幅器にそれぞれ入力
され、上記２本の伝送ラインの各々に対応する２つの正
相入力演算増幅器の出力が、上記差動コンパレータの２
つの入力端子に接続され、上記基準電圧電源の出力は上
記正相入力演算増幅器のバイアス電位を設定するように
接続され、上記作動コンパレータの出力を受信信号とし
て送出する、 多重通信制御装置の受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31428090A JP2931661B2 (ja) | 1990-11-21 | 1990-11-21 | 多重通信制御装置の受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31428090A JP2931661B2 (ja) | 1990-11-21 | 1990-11-21 | 多重通信制御装置の受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04186940A true JPH04186940A (ja) | 1992-07-03 |
| JP2931661B2 JP2931661B2 (ja) | 1999-08-09 |
Family
ID=18051466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31428090A Expired - Fee Related JP2931661B2 (ja) | 1990-11-21 | 1990-11-21 | 多重通信制御装置の受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2931661B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002076055A1 (en) * | 2001-03-19 | 2002-09-26 | Hitachi, Ltd. | Interface circuit |
| JP2007312208A (ja) * | 2006-05-19 | 2007-11-29 | Fujitsu Ltd | 冗長化通信制御システム及び冗長化通信制御方法 |
-
1990
- 1990-11-21 JP JP31428090A patent/JP2931661B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002076055A1 (en) * | 2001-03-19 | 2002-09-26 | Hitachi, Ltd. | Interface circuit |
| JP2007312208A (ja) * | 2006-05-19 | 2007-11-29 | Fujitsu Ltd | 冗長化通信制御システム及び冗長化通信制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2931661B2 (ja) | 1999-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12407300B2 (en) | Differential signal amplification circuit, digital isolator, and digital receiver | |
| US4479228A (en) | Local computer network transceiver | |
| US5533053A (en) | Low frequency common mode rejection in a clock circuit | |
| US20100329391A1 (en) | Information detecting apparatus and method | |
| EP1492287B1 (en) | Receiver for eliminating common mode noise in a differential signal | |
| US5898729A (en) | Fault tolerant digital transmission system | |
| JPH04219035A (ja) | 通信装置 | |
| US11005531B1 (en) | System and method for communicating over a single-wire transmission line | |
| JPS61139138A (ja) | トランシーバ | |
| JP2931661B2 (ja) | 多重通信制御装置の受信回路 | |
| US6535028B1 (en) | Data bus fault detection circuit and method | |
| JPH02501025A (ja) | 地区内ネットワーク用の短絡同軸ケーブル検出器 | |
| JP3569022B2 (ja) | 自動識別閾値制御装置 | |
| US6943591B1 (en) | Apparatus and method for detecting a fault condition in a common-mode signal | |
| CN116886101A (zh) | 信号接收电路、控制方法及电子设备 | |
| US7265574B2 (en) | Fail-safe method and circuit | |
| JP2633619B2 (ja) | エンコーダの断線検出回路 | |
| US20020078392A1 (en) | Method and apparatus for detecting valid clock signals at a clock receiver circuit | |
| US7379511B2 (en) | Method for reducing DC offset error for single ended and differential signals | |
| US3983324A (en) | Full duplex driver/receiver | |
| JPH04367139A (ja) | 出力保護回路付き信号送信回路 | |
| WO1996026590A1 (en) | Interface isolator circuit for differential signals | |
| JP3418588B2 (ja) | ２線式線路上の干渉性縦電圧を低減する低減回路を備える回路装置 | |
| JP3350476B2 (ja) | 通信システムの受信回路 | |
| JP3343091B2 (ja) | 通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |