JPH0418793A - リフローはんだ付方法 - Google Patents
リフローはんだ付方法Info
- Publication number
- JPH0418793A JPH0418793A JP2119416A JP11941690A JPH0418793A JP H0418793 A JPH0418793 A JP H0418793A JP 2119416 A JP2119416 A JP 2119416A JP 11941690 A JP11941690 A JP 11941690A JP H0418793 A JPH0418793 A JP H0418793A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- reflow soldering
- circuit board
- soldering method
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Application thereof; Other processes of activating the contact surfaces
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
３１、−７
本発明は、プリント回路基板（以後基板と略す）等に電
子部品をはんだ付する方法に係り、特に電極間距離の短
い電子部品やＩＣをリフローはんだ付する場合や、はん
だ付後の基板洗浄をし７なくても信頼性の高いはんだ＋
１を実現するものである。
子部品をはんだ付する方法に係り、特に電極間距離の短
い電子部品やＩＣをリフローはんだ付する場合や、はん
だ付後の基板洗浄をし７なくても信頼性の高いはんだ＋
１を実現するものである。
従来の技術
近年、電子機器用基板の部品実装密度の向１−．に伴い
、基板に電子部品をはんだ付する方法として、リフロー
はんだ付が多く採用されている。以下その工程図を参照
しながら説明する。第４図において、基板１にクリーム
はんだ２をスクリーン印刷［７、そして、電子部品３を
装着し、加熱リフローする３、その後必要に応じて、基
板上に残ってｂるフラックスやはんだ粒を洗浄したり、
電気導通チエツクや電気特性の検査等をしだ後、機器に
組み込むのが一般的になっている。
、基板に電子部品をはんだ付する方法として、リフロー
はんだ付が多く採用されている。以下その工程図を参照
しながら説明する。第４図において、基板１にクリーム
はんだ２をスクリーン印刷［７、そして、電子部品３を
装着し、加熱リフローする３、その後必要に応じて、基
板上に残ってｂるフラックスやはんだ粒を洗浄したり、
電気導通チエツクや電気特性の検査等をしだ後、機器に
組み込むのが一般的になっている。
発明が解決しようとする課題
１．５か１．なから上ｒＴ［ｊのような構成で幻−、ク
リームはんだを使用するため、洗浄をしないかきり加熱
リフロー後も、細かなはんだ粒子が基板上に残ることが
多々あり、そのはんだ粒子が原因で、電子機器の故障や
トラブルの発生ずることがあった。
リームはんだを使用するため、洗浄をしないかきり加熱
リフロー後も、細かなはんだ粒子が基板上に残ることが
多々あり、そのはんだ粒子が原因で、電子機器の故障や
トラブルの発生ずることがあった。
ま／こクリームはんだに使用しているフラックスは、ク
リームはんだの保存ｆｌ等のために、室温に於いても、
わずかながら活性度を持っておく必要性がある。そのた
め、リフロー後に残っているフシックス残査４が、基板
や部品電極腐食の原因になることがあった。
リームはんだの保存ｆｌ等のために、室温に於いても、
わずかながら活性度を持っておく必要性がある。そのた
め、リフロー後に残っているフシックス残査４が、基板
や部品電極腐食の原因になることがあった。
さらに、電気特性を検査する場合に、検査用グローブで
導通チエツクをしても、はんだの表面を覆っているフラ
ックス残査４のため、導通不良となり、検査ミスをする
ことが多々発生し７ていた。
導通チエツクをしても、はんだの表面を覆っているフラ
ックス残査４のため、導通不良となり、検査ミスをする
ことが多々発生し７ていた。
そのため、信頼性の高い電子機器を作る場合には、リフ
ローｄ゛んだ付後、必ず洗浄をしなくてはならなかった
。
ローｄ゛んだ付後、必ず洗浄をしなくてはならなかった
。
ところが、その洗浄用に最もよく使われているフロン液
は成層圏のオゾンを破壊するという仁とで、使用できな
くなりつつあるし、コストアッフの原因にもなっている
。
は成層圏のオゾンを破壊するという仁とで、使用できな
くなりつつあるし、コストアッフの原因にもなっている
。
その結果、今後基板の洗浄を行うことが、捷す５ ＼−
５ ます難Ｌ２くなるという問題点を有ｉ〜でいた。
５ ます難Ｌ２くなるという問題点を有ｉ〜でいた。
本発明は、上記問題点に鑑み、洗浄をしなくても信頼性
の高いはんだ付と検査のできるリフローはんだ付方法を
提供するものである。
の高いはんだ付と検査のできるリフローはんだ付方法を
提供するものである。
課題を解決するための手段
上記問題点を解決するために、本発明のリフローはんだ
付方法は、電子部品を装着する基板のランド部に、はん
だ鍍金をし、次に前記ランド部の必要な部分にはんだ肘
用フシックスをディスペンサーで塗布１〜、次に所定の
場所に電子部品を装着し、次にその状態の基板を加熱リ
フローするという構成を備えたものである。
付方法は、電子部品を装着する基板のランド部に、はん
だ鍍金をし、次に前記ランド部の必要な部分にはんだ肘
用フシックスをディスペンサーで塗布１〜、次に所定の
場所に電子部品を装着し、次にその状態の基板を加熱リ
フローするという構成を備えたものである。
作 用
本発明は上記した構成によって、電子機器の故障やトラ
ブル発生の原因となる２、はんだ粒子の基板上での残存
がなくなると同時に、はんだ性用フラククスをはんだと
け別にディスベンザ−で塗布するので、室温に近い温度
では活性を示さないタイプのものが使える。その結果、
洗浄をしなくても接合部が腐食することなく、信頼性の
高いリフローはんだ付を実現すると同時に、検査の信頼
性も向上することとなる。
ブル発生の原因となる２、はんだ粒子の基板上での残存
がなくなると同時に、はんだ性用フラククスをはんだと
け別にディスベンザ−で塗布するので、室温に近い温度
では活性を示さないタイプのものが使える。その結果、
洗浄をしなくても接合部が腐食することなく、信頼性の
高いリフローはんだ付を実現すると同時に、検査の信頼
性も向上することとなる。
実施例
以下本発明の一実施例のリフローはんだ付方法について
説明する。
説明する。
第１図は本発明のリフローはんだ付方法のプロセスを示
したものである。１ず始めに、基板６のランド部６には
んだ鍍金７をする。このはんだ鍍金は従来行っていたも
のより厚くつける。具体的にけｏ、１ｍｍから０．２．
、の厚さが好ましい。但１〜、電子部品の電極部の精度
や、ＩＣ，ＬＳＩ等のりド部の精度の高い場合や、電子
部品の電極部や、ＩＣ，ＬＳＩ等のリード部にも予備は
んだをしている場合には、０．０３ ｍから０．１ ｒ
ｒｒｍの間であってもよい。しかしながら従来から行っ
ている平均的鍍金の厚さである０、０１ ｍｍ前後に比
べれば、相当厚く鍍金することになる。
したものである。１ず始めに、基板６のランド部６には
んだ鍍金７をする。このはんだ鍍金は従来行っていたも
のより厚くつける。具体的にけｏ、１ｍｍから０．２．
、の厚さが好ましい。但１〜、電子部品の電極部の精度
や、ＩＣ，ＬＳＩ等のりド部の精度の高い場合や、電子
部品の電極部や、ＩＣ，ＬＳＩ等のリード部にも予備は
んだをしている場合には、０．０３ ｍから０．１ ｒ
ｒｒｍの間であってもよい。しかしながら従来から行っ
ている平均的鍍金の厚さである０、０１ ｍｍ前後に比
べれば、相当厚く鍍金することになる。
ところで、はんだ材料は鉛と錫の２元合金が基本である
だめ、電解鍍金も可能であるがコストが高くつく。そこ
で、鍍金厚さのばらつきが多少犬γへ、。
だめ、電解鍍金も可能であるがコストが高くつく。そこ
で、鍍金厚さのばらつきが多少犬γへ、。
きくでも良い場合には、溶融はんだ鍍金を採用する方が
簡単に、厚い鍍金が可能である５−、そこで、多くの場
合溶融はんだ鍍金を採用している。
簡単に、厚い鍍金が可能である５−、そこで、多くの場
合溶融はんだ鍍金を採用している。
次に、ディスペンサー装置でペースト状のフラックス８
を基板上に塗布する。ディスベンザ−装置を使用するこ
とで、従来の光泡方式のフラックス塗布機に比べ、高粘
度のフラックスを厚く塗ることができる。また必要なと
ころだけに塗れるので、検査行程で検査用プローブ９が
当たる部分は塗らずに済むし、不用なフラックスを使わ
なくて゛すＣ１’。このとき使用するフラックス８の粘
度は１０万ｃＰ（センチポアズ）から５ｏ万ｃＰ程度が
望まし７い。またフラックス８の塗布厚みは、はんだ鍍
金厚さのばらつきや、装着部品の形状、精度によるが、
一般的には０．１ｍｍから０．３閾程度が望−ましい。
を基板上に塗布する。ディスベンザ−装置を使用するこ
とで、従来の光泡方式のフラックス塗布機に比べ、高粘
度のフラックスを厚く塗ることができる。また必要なと
ころだけに塗れるので、検査行程で検査用プローブ９が
当たる部分は塗らずに済むし、不用なフラックスを使わ
なくて゛すＣ１’。このとき使用するフラックス８の粘
度は１０万ｃＰ（センチポアズ）から５ｏ万ｃＰ程度が
望まし７い。またフラックス８の塗布厚みは、はんだ鍍
金厚さのばらつきや、装着部品の形状、精度によるが、
一般的には０．１ｍｍから０．３閾程度が望−ましい。
ま／こ、基板５にはんだ鍍金７を１〜でいても、電子部
品１ｏを基板６にはんだ付するには、はんだの量が少な
すぎる場合があるので、その場合は電子部品１０側にも
、予めはんだ鍍金をしておくと、はんだ付の信頼性がよ
くなる。、もちろん、リード部の無いチップ部品には、
電極部にはんだ鍍金をし１、ＩＣ，ＬＳＩ等のＱＦＰの
ように、ソードのあるものについてはリード部にはんだ
鍍金をすることになる。
品１ｏを基板６にはんだ付するには、はんだの量が少な
すぎる場合があるので、その場合は電子部品１０側にも
、予めはんだ鍍金をしておくと、はんだ付の信頼性がよ
くなる。、もちろん、リード部の無いチップ部品には、
電極部にはんだ鍍金をし１、ＩＣ，ＬＳＩ等のＱＦＰの
ように、ソードのあるものについてはリード部にはんだ
鍍金をすることになる。
次に、電子部品１０を基板に装着する。この場合、粘度
の高いフラックス８を従来の塗布機に比べ厚く塗布して
いるので、加熱リフローする丑での部品保持能力が高い
。
の高いフラックス８を従来の塗布機に比べ厚く塗布して
いるので、加熱リフローする丑での部品保持能力が高い
。
しか１．なから、第１図（Ｂ）に示すように、基板６に
はんだ鍍金７を厚＜ しているので、はんだ鍍金７の表
面が山形になる。その結果、電子部品１０を基板に強く
押しすぎて装着すると第２図のように電子部品の位置が
ずれてし丑う。この傾向は基板ランド部の面積が小さく
なればなるほど大きくなる。具体的には１．０ｍｍＸ０
．５ｍ＋＋＋サイズのチップ部品や、リードピッチが０
．５１ｍ以下のＱＦＰの場合に顕著である。
はんだ鍍金７を厚＜ しているので、はんだ鍍金７の表
面が山形になる。その結果、電子部品１０を基板に強く
押しすぎて装着すると第２図のように電子部品の位置が
ずれてし丑う。この傾向は基板ランド部の面積が小さく
なればなるほど大きくなる。具体的には１．０ｍｍＸ０
．５ｍ＋＋＋サイズのチップ部品や、リードピッチが０
．５１ｍ以下のＱＦＰの場合に顕著である。
そこで、電子部品装着時の加用力や加圧ストロタを精度
良く調整できる装着機が必要となる。
良く調整できる装着機が必要となる。
９、−５
そり、て、その装置を上手に使うことが本発明の効果を
犬きくすることになる。その結果、部品装着後の部品の
ずれ等を発生しないようにすることができる。
犬きくすることになる。その結果、部品装着後の部品の
ずれ等を発生しないようにすることができる。
丑だ、１．０ｔｒｒｒｎ Ｘ Ｏ，６ｗｒｎサイズのチ
ップ部品をリフローはんだ付する場合、第１図（ｑに示
すように、基板ランド部だけではなしにその中間部分に
もフラックス８を塗布することで、リフロー時の部品立
ち現象を防止することができる。
ップ部品をリフローはんだ付する場合、第１図（ｑに示
すように、基板ランド部だけではなしにその中間部分に
もフラックス８を塗布することで、リフロー時の部品立
ち現象を防止することができる。
フラットバックＩＣをリフローはんだ付する場合、第３
図に示すように、ランド部１１の間をつなぐようにフラ
ックス１２を塗布することで、塗布時間を短くできると
同時に、本方式のリフローで、リード間ピッチ０．５消
以下のＱＦＰにも対応できるようになる。
図に示すように、ランド部１１の間をつなぐようにフラ
ックス１２を塗布することで、塗布時間を短くできると
同時に、本方式のリフローで、リード間ピッチ０．５消
以下のＱＦＰにも対応できるようになる。
さらに、窒素雰囲気中で加熱リフローすると、空気中で
行うより、活性度の低いフラックスを使用し７ても、十
分なはんだ濡れ性が得られる。そして、リフロー後洗浄
しなくても、十分な絶縁抵抗性と、回路や部品を腐食さ
せない安定性を確保で１０ 。
行うより、活性度の低いフラックスを使用し７ても、十
分なはんだ濡れ性が得られる。そして、リフロー後洗浄
しなくても、十分な絶縁抵抗性と、回路や部品を腐食さ
せない安定性を確保で１０ 。
きる。
丑だ、この効果は空気中の酸素濃度の十分の一程度、つ
まり酸素濃度を約２φ以下にすることで、発揮されるこ
とが、実験的に確かめられている。
まり酸素濃度を約２φ以下にすることで、発揮されるこ
とが、実験的に確かめられている。
このことは特別な酸素フリーチャンバーを使わずに、ト
ンネル型のリフロー装置を工夫するレベルで、効果を発
揮させることができることを示１〜ている。
ンネル型のリフロー装置を工夫するレベルで、効果を発
揮させることができることを示１〜ている。
発明の効果
以−■−のように本発明の方法で製作した基板は、はん
だボールの発生もなく、使用するフラックスに、常温近
傍の温度環境条件下での使用では、腐食性の無いタイプ
のものを採用でき、さらに検査工程でも信頼性の高いプ
ローブコンタクトができるので、基板を洗浄することな
く電子機器類に組み込むことができる。
だボールの発生もなく、使用するフラックスに、常温近
傍の温度環境条件下での使用では、腐食性の無いタイプ
のものを採用でき、さらに検査工程でも信頼性の高いプ
ローブコンタクトができるので、基板を洗浄することな
く電子機器類に組み込むことができる。
さらに、部品製婚前にはんだ鍍金するので、各ランド部
のはんだの量を調整確認できることや上述した内容の特
徴があるので、リード間隔ピッチが０．５ａ＋ｌ以十の
ＱＦＰのはんだ付も、ブリッジ等のけんだ付不良無しに
できるという効果もある。
のはんだの量を調整確認できることや上述した内容の特
徴があるので、リード間隔ピッチが０．５ａ＋ｌ以十の
ＱＦＰのはんだ付も、ブリッジ等のけんだ付不良無しに
できるという効果もある。
さらに、フラックスをディスベンザ−で塗布するので、
上述１．た工程の採用で大変高価な部品や耐熱性の特に
低い部品を後付けすることも可能となる。
上述１．た工程の採用で大変高価な部品や耐熱性の特に
低い部品を後付けすることも可能となる。
第１図は本発明のリフローはんだ付方法のプロセスを示
した断面図、第２図は部品装着時の加圧力を強くし過ぎ
た場合を示した図、第３図はフラットバックＩＣの場合
におけるフラックスの塗布方式を示しだ図、第４図は従
来の代表的なリフローはんだ付方法のプロセスを示［ま
た断面図である。 ５−・・・・・プリント回路基板、６・・・・・ランド
部、７・・・・・はんだ鍍金部、８・・・・・・フラッ
クス塗布部、９・・・・・検査用グローブ、１ｏ・・・
・・・電子部品。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名Ｃ ラソｙ１や 第 図
した断面図、第２図は部品装着時の加圧力を強くし過ぎ
た場合を示した図、第３図はフラットバックＩＣの場合
におけるフラックスの塗布方式を示しだ図、第４図は従
来の代表的なリフローはんだ付方法のプロセスを示［ま
た断面図である。 ５−・・・・・プリント回路基板、６・・・・・ランド
部、７・・・・・はんだ鍍金部、８・・・・・・フラッ
クス塗布部、９・・・・・検査用グローブ、１ｏ・・・
・・・電子部品。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名Ｃ ラソｙ１や 第 図
Claims (9)
- （１）電子部品を装着するプリント回路基板のランド部
に、はんだ鍍金をし、次に前記ランド部にはんだ付用フ
ラックスをディスペンサーで塗布し、次に所定の場所に
電子部品を装着し、次にその状態のプリント回路基板を
赤外線または熱風または赤外線と熱風併用して加熱リフ
ローすることを特徴とするはんだ付方法。 - （２）プリント回路基板のランド部に、電解はんだ鍍金
をしたことを特徴とする請求項１記載のリフローはんだ
付方法。 - （３）プリント回路基板のランド部に、溶融はんだ鍍金
をしたことを特徴とする請求項１記載のリフローはんだ
付方法。 - （４）プリント回路基板のランド部に、厚さ０．０３ｍ
ｍから０．２ｍｍの範囲のはんだ鍍金をしたことを特徴
とする請求項２または３記載のリフローはんだ付方法。 - （５）装着する電子部品の電極部に予めはんだ鍍金をし
たことを特徴とする請求項１記載のリフローはんだ付方
法。 - （６）装着する電子部品のリード部に予めはんだ鍍金を
したことを特徴とする請求項１記載のリフローはんだ付
方法。 - （７）チップ部品の電極と電極をつなぐように、プリン
ト回路基板のランドおよび該ランド間にフラックスを塗
布することを特徴とする請求項１記載のリフローはんだ
付方法。 - （８）フラットパックＩＣの電極と電極をつなぐように
、プリント回路基板のランドとその間にフラックスを塗
布したことを特徴とする請求項１記載のリフローはんだ
付方法。 - （９）酸素濃度２％以下の雰囲気の中で加熱リフローす
ることを特徴とする請求項１記載のリフローはんだ付方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2119416A JPH0418793A (ja) | 1990-05-09 | 1990-05-09 | リフローはんだ付方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2119416A JPH0418793A (ja) | 1990-05-09 | 1990-05-09 | リフローはんだ付方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0418793A true JPH0418793A (ja) | 1992-01-22 |
Family
ID=14760927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2119416A Pending JPH0418793A (ja) | 1990-05-09 | 1990-05-09 | リフローはんだ付方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0418793A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020029847A (ko) * | 2000-10-14 | 2002-04-20 | 오재필 | 인쇄회로기판 표면실장 방법 |
| JP2007247892A (ja) * | 2006-02-20 | 2007-09-27 | Mirai Ind Co Ltd | 通水管の接続端部、通水管接続用の係合体、通水管接続用のコア部材、通水管体、通水管の接続構造、通水管装置、通水管の保護キャップ、および通水管の接続端部形成工具 |
| JP2009241126A (ja) * | 2008-03-31 | 2009-10-22 | Mitsubishi Materials Corp | ディスペンス塗布用Ａｕ−Ｓｎ合金はんだペースト |
| JP2011114083A (ja) * | 2009-11-25 | 2011-06-09 | Panasonic Electric Works Co Ltd | Ｌｅｄの実装構造の検査方法及び検査装置 |
| EP2508784A1 (en) | 2011-04-08 | 2012-10-10 | Aronkasei CO., LTD. | Pipe Coupling |
| KR20120110410A (ko) | 2011-03-29 | 2012-10-10 | 아론카세이 가부시키가이샤 | 관이음매 |
| KR20120110416A (ko) | 2011-03-29 | 2012-10-10 | 아론카세이 가부시키가이샤 | 관이음매 |
| EP2508783A1 (en) | 2011-04-08 | 2012-10-10 | Aronkasei CO., LTD. | Pipe coupling |
| CN111531240A (zh) * | 2019-11-11 | 2020-08-14 | 上海隆因诺光电有限公司 | 一种小间距led全彩显示屏模组的焊接强度加强工艺 |
| US12103115B2 (en) | 2018-08-21 | 2024-10-01 | Harima Chemicals, Incorporated | Brazing material, brazing member, heat exchanger, and producing method of brazing member |
-
1990
- 1990-05-09 JP JP2119416A patent/JPH0418793A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020029847A (ko) * | 2000-10-14 | 2002-04-20 | 오재필 | 인쇄회로기판 표면실장 방법 |
| JP2007247892A (ja) * | 2006-02-20 | 2007-09-27 | Mirai Ind Co Ltd | 通水管の接続端部、通水管接続用の係合体、通水管接続用のコア部材、通水管体、通水管の接続構造、通水管装置、通水管の保護キャップ、および通水管の接続端部形成工具 |
| JP2009241126A (ja) * | 2008-03-31 | 2009-10-22 | Mitsubishi Materials Corp | ディスペンス塗布用Ａｕ−Ｓｎ合金はんだペースト |
| JP2011114083A (ja) * | 2009-11-25 | 2011-06-09 | Panasonic Electric Works Co Ltd | Ｌｅｄの実装構造の検査方法及び検査装置 |
| KR20120110410A (ko) | 2011-03-29 | 2012-10-10 | 아론카세이 가부시키가이샤 | 관이음매 |
| KR20120110416A (ko) | 2011-03-29 | 2012-10-10 | 아론카세이 가부시키가이샤 | 관이음매 |
| EP2508784A1 (en) | 2011-04-08 | 2012-10-10 | Aronkasei CO., LTD. | Pipe Coupling |
| EP2508783A1 (en) | 2011-04-08 | 2012-10-10 | Aronkasei CO., LTD. | Pipe coupling |
| US12103115B2 (en) | 2018-08-21 | 2024-10-01 | Harima Chemicals, Incorporated | Brazing material, brazing member, heat exchanger, and producing method of brazing member |
| CN111531240A (zh) * | 2019-11-11 | 2020-08-14 | 上海隆因诺光电有限公司 | 一种小间距led全彩显示屏模组的焊接强度加强工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5349500A (en) | Direct application of unpackaged integrated circuit to flexible printed circuit | |
| US5145104A (en) | Substrate soldering in a reducing atmosphere | |
| US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
| US6167615B1 (en) | Method for producing circuit board assemblies using surface mount components with finely spaced leads | |
| US20190371752A1 (en) | Fluxes effective in suppressing non-wet-open at bga assembly | |
| JPH0418793A (ja) | リフローはんだ付方法 | |
| Harris | Conductive adhesives: a critical review of progress to date | |
| Tu et al. | Study of micro-BGA solder joint reliability | |
| Blackwell | Surface mount technology | |
| US7159758B1 (en) | Circuit board processing techniques using solder fusing | |
| JP2745720B2 (ja) | リフローはんだ付方法 | |
| Blackwell | 2. 4 Substrate Design Guidelines. 2.8 2. 5 Thermal Design Considerations 2.10 | |
| JPH0758173A (ja) | 半導体装置のバーンイン方法及び半導体装置 | |
| Bath et al. | Investigation and development of tin-lead and lead-free solder pastes to reduce the head-in-pillow component soldering defect | |
| Kuttiyil Thomas et al. | Soldering Defects | |
| Anjard Sr | Solder pastes for microelectronics | |
| US5829667A (en) | Method for strengthening a solder joint when attaching integrated circuits to printed circuit boards | |
| Klein Wassink et al. | Use of nitrogen in reflow soldering | |
| Pope et al. | Evaluation of no-clean fluxes for high reliability applications | |
| JPH0385750A (ja) | 半導体装置およびその実装方法 | |
| Tan et al. | RAC Process characterization in PCBA | |
| Gopakumar | An Experimental Approach to Develop Process Windows for Lead-free Flip Chip Assembly from a Yield and Reliability Perspective | |
| Burnette | Introduction to the Plastic Ball Grid Array (PBGA) | |
| Brierley et al. | Techniques for soldering surface mounted devices to printed circuit boards | |
| JPH05318169A (ja) | 無洗浄クリーム半田 |