JPH04190410A - タイマ装置 - Google Patents
タイマ装置Info
- Publication number
- JPH04190410A JPH04190410A JP2324211A JP32421190A JPH04190410A JP H04190410 A JPH04190410 A JP H04190410A JP 2324211 A JP2324211 A JP 2324211A JP 32421190 A JP32421190 A JP 32421190A JP H04190410 A JPH04190410 A JP H04190410A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- register
- circuit
- reload
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、タイマ装置、特にマイクロコンピュータに
用いられ複数のイベン１−間の時間を計測するタイマ装
置に関する。
用いられ複数のイベン１−間の時間を計測するタイマ装
置に関する。
マイクロコンピュータを用いたディジタルサーボ系で二
極モーター等の速度制御及び位相制御を行う場合、マイ
クロコンピュータ内のタイマ装置が作り出すタイミング
によってＰｕ１ｓｅ Ｗｉｄｔｈ Ｍｏｄ−ｕｌａｔｉ
ｏｎ（以下ＰＷＭという）を行い、モーターに供給する
電圧を切り替える。このＰＷＭ方式により電圧の切り替
えを行うとき、電圧の立ち上がりと立ち下がりのタイミ
ングに対応する切吟替え信号を発生させる必要がある。
極モーター等の速度制御及び位相制御を行う場合、マイ
クロコンピュータ内のタイマ装置が作り出すタイミング
によってＰｕ１ｓｅ Ｗｉｄｔｈ Ｍｏｄ−ｕｌａｔｉ
ｏｎ（以下ＰＷＭという）を行い、モーターに供給する
電圧を切り替える。このＰＷＭ方式により電圧の切り替
えを行うとき、電圧の立ち上がりと立ち下がりのタイミ
ングに対応する切吟替え信号を発生させる必要がある。
第３図は従来のタイマ装置を示す図であり、図のものは
複数の比較用レジスタと比較晋とカウンタを用いて、二
極モーターに供給する３種類の出力を切り替える回路方
式である。図において、Ａは基準時間を発生するカウン
タ、ＸはカウンタＡへのカウントクロック、Ｒ１，Ｒ２
，Ｒ３，Ｒ４゜Ｒ５，Ｒ６はそれぞれ異なる比較レジス
タ、Ｃ１゜Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６はＡ（７）カ
ウンタの値とそれぞれ比較レンスタＲ１，Ｒ２，Ｒ３，
Ｒ４、Ｒ５，Ｒ６の値とを比較する比較器、３１゜３２
．３３，３４．Ｓ５．Ｓ６はそれぞれ比較器ＣＩ、Ｃ２
，Ｃ３，Ｃ４，Ｃ５，Ｃ６の比較による一致信号、Ｕ、
Ｖ、Ｗは三極モーターのそれぞれの端子に対する出力信
号、Ｂは比較器からの信号を元にＵ、Ｖ、Ｗの出力を切
り替えるためのモーター制御信号生成回路、ｄａｔａｌ
、 ｄａ１２． ｄａｔａ３゜ｄａ１４． ｄａｔａ５
． ｄａｔａ６はそれぞれ比較レジスタＲ１、Ｒ２，Ｒ
３，Ｒ４，Ｒ５，Ｒ６に格納されている値である。
複数の比較用レジスタと比較晋とカウンタを用いて、二
極モーターに供給する３種類の出力を切り替える回路方
式である。図において、Ａは基準時間を発生するカウン
タ、ＸはカウンタＡへのカウントクロック、Ｒ１，Ｒ２
，Ｒ３，Ｒ４゜Ｒ５，Ｒ６はそれぞれ異なる比較レジス
タ、Ｃ１゜Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６はＡ（７）カ
ウンタの値とそれぞれ比較レンスタＲ１，Ｒ２，Ｒ３，
Ｒ４、Ｒ５，Ｒ６の値とを比較する比較器、３１゜３２
．３３，３４．Ｓ５．Ｓ６はそれぞれ比較器ＣＩ、Ｃ２
，Ｃ３，Ｃ４，Ｃ５，Ｃ６の比較による一致信号、Ｕ、
Ｖ、Ｗは三極モーターのそれぞれの端子に対する出力信
号、Ｂは比較器からの信号を元にＵ、Ｖ、Ｗの出力を切
り替えるためのモーター制御信号生成回路、ｄａｔａｌ
、 ｄａ１２． ｄａｔａ３゜ｄａ１４． ｄａｔａ５
． ｄａｔａ６はそれぞれ比較レジスタＲ１、Ｒ２，Ｒ
３，Ｒ４，Ｒ５，Ｒ６に格納されている値である。
それぞれの比較レジスタＲ１，Ｒ２，Ｒ３，Ｒ４、Ｒ５
，Ｒ６に予め設定し、た値とカウンタＡのカウント値が
一致したときに比較レジスタＣＩ。
，Ｒ６に予め設定し、た値とカウンタＡのカウント値が
一致したときに比較レジスタＣＩ。
Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６に対応した比較器からそ
れぞれ、一致信号Ｓｌ、３２．Ｓ３．Ｓ４゜３５．３６
を発生する。これらの一致信号Ｓｌ。
れぞれ、一致信号Ｓｌ、３２．Ｓ３．Ｓ４゜３５．３６
を発生する。これらの一致信号Ｓｌ。
３２．３３．Ｓ４，３５．Ｓ６を制御回路Ｂが検出し、
この信号を元にして出力信号Ｕ、Ｖ、Ｗを生成する。
この信号を元にして出力信号Ｕ、Ｖ、Ｗを生成する。
第４図は二極モーターに対する出力信号の一例を示すタ
イミング図で、図において、Ｕ、Ｖ、Ｗはそれぞれ二極
モーターの各欄に対する出力信号、ｔは基準時間、Ｓｌ
、３２，３３，３４．Ｓ５゜Ｓ６は一致信号、ＴＩ、Ｔ
２．Ｔ３．Ｔ４．Ｔ５゜Ｔ６は基準時間に対する出力の
切り替えを行う時間で、それぞれ比較レジスタの内容の
ｄａｔａｌ、 ｄａｔａ２． ｄａｔａ３． ｄａｔａ
４． ｄａｔａｓ、 ｄａｔａ６に対応する。
イミング図で、図において、Ｕ、Ｖ、Ｗはそれぞれ二極
モーターの各欄に対する出力信号、ｔは基準時間、Ｓｌ
、３２，３３，３４．Ｓ５゜Ｓ６は一致信号、ＴＩ、Ｔ
２．Ｔ３．Ｔ４．Ｔ５゜Ｔ６は基準時間に対する出力の
切り替えを行う時間で、それぞれ比較レジスタの内容の
ｄａｔａｌ、 ｄａｔａ２． ｄａｔａ３． ｄａｔａ
４． ｄａｔａｓ、 ｄａｔａ６に対応する。
次に動作について説明する。比較レジスタＲ１゜Ｒ２，
Ｒ３，Ｒ４，Ｒ５，Ｒ６に予め切り替え信号を発生させ
る時間を設定し、カウントクロックＸに同期してカウン
トしているカウンタＡのカウントと比較用レジスタに設
定したカウントを独立に比較器ＣＩ、Ｃ２，’Ｃ３，Ｃ
４，Ｃ５，Ｃ６て比較して一致したときに比較器からそ
れぞれの一致信号Ｓｌ、３２．Ｓ３，３４，３５，３６
を発生する。
Ｒ３，Ｒ４，Ｒ５，Ｒ６に予め切り替え信号を発生させ
る時間を設定し、カウントクロックＸに同期してカウン
トしているカウンタＡのカウントと比較用レジスタに設
定したカウントを独立に比較器ＣＩ、Ｃ２，’Ｃ３，Ｃ
４，Ｃ５，Ｃ６て比較して一致したときに比較器からそ
れぞれの一致信号Ｓｌ、３２．Ｓ３，３４，３５，３６
を発生する。
この切り替え信号を元にモーター制御信号生成回路が図
４に示すとおり出力信号Ｕ、Ｖ、Ｗを生成する。
４に示すとおり出力信号Ｕ、Ｖ、Ｗを生成する。
なお、この例では、モーター洞部信号の１サイクル毎に
、すなわち、５６のタイミングでカウンタＡばリセット
される。
、すなわち、５６のタイミングでカウンタＡばリセット
される。
従来のタイマ装置は思上のように構成、されているので
、比較器の数により比較する時間の数が制限される乙と
になる。また、比較時間数と同数の比較器が必要となり
回路規模が大きくなるという問題点があった。
、比較器の数により比較する時間の数が制限される乙と
になる。また、比較時間数と同数の比較器が必要となり
回路規模が大きくなるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、回路規模を削減することを目的とする。
たもので、回路規模を削減することを目的とする。
この発明に係わるマイクロコンピュータ用タイマ装置は
、カウンタ、複数の番号化されたり一ロードレジスタ、
ポインタ回路とこれらの装置を制御する１ｉｔｓａ手段
を備えたものである。リロードしＪスタば、カウンタに
即座にロードできる値を予め準備するための手段である
。カウンタは、カウンタにロードされた値をアップカウ
ントもしくはダラシカウントし、オーバーフローもしく
はアンダーフロー信号を発生する。ポインタ回路は、番
号化されたリロードレジスタのうち１つのリロードレジ
スタを指定し、カウンタのオーバーフローもしくはアン
ダーフロー信号を発生時に次の番号のリロードレジスタ
を指定するものである。制御手段は、カウンタのオーバ
ーフローもしくはアンダーフロー信号をもとにして、ポ
インタ回路により指定されたリロードレジスタ内の初期
値をカウンタに転送するものである。
、カウンタ、複数の番号化されたり一ロードレジスタ、
ポインタ回路とこれらの装置を制御する１ｉｔｓａ手段
を備えたものである。リロードしＪスタば、カウンタに
即座にロードできる値を予め準備するための手段である
。カウンタは、カウンタにロードされた値をアップカウ
ントもしくはダラシカウントし、オーバーフローもしく
はアンダーフロー信号を発生する。ポインタ回路は、番
号化されたリロードレジスタのうち１つのリロードレジ
スタを指定し、カウンタのオーバーフローもしくはアン
ダーフロー信号を発生時に次の番号のリロードレジスタ
を指定するものである。制御手段は、カウンタのオーバ
ーフローもしくはアンダーフロー信号をもとにして、ポ
インタ回路により指定されたリロードレジスタ内の初期
値をカウンタに転送するものである。
〔作用〕
この発明におけるマイクロコンピュータ用タイマ装置は
、複数の番号化されたリロードレジスタに順番千カウン
タ吟対して瞥送する複数個の設定時間を記録しておき、
カウンタのオーバーフローまたはアンダーフロー時にポ
インタ回路が指定するリロードレジスタに格納されてい
るデータをカウンタに転送し、ポインタを次の番号のリ
ロードレジスタに設定することにより、リロードレジス
クの番号順にデータをカウンタに対して順次転送する。
、複数の番号化されたリロードレジスタに順番千カウン
タ吟対して瞥送する複数個の設定時間を記録しておき、
カウンタのオーバーフローまたはアンダーフロー時にポ
インタ回路が指定するリロードレジスタに格納されてい
るデータをカウンタに転送し、ポインタを次の番号のリ
ロードレジスタに設定することにより、リロードレジス
クの番号順にデータをカウンタに対して順次転送する。
以下、この発明の一実施例を図面を用いて説明する。
第１図はこの発明の一実施例によるタイマ装置のブロッ
ク図である。図において、Ｌｌ、Ｌ２゜Ｌ３．Ｌ４．Ｌ
５．Ｌ６はそれぞれ順番に番号材られたリロードレジス
タ、Ａ１はカウンタ、ＳＡはカウンタのオーバーフロー
信号、Ｐはポインタ回路、Ｂ１はオーバーフロー信号Ｓ
Ａの発生時に、ポインタ＠路により指定されたリロード
レジスタの内容をカウンタに転送する制御回路、ｄａｔ
ａＡ 。
ク図である。図において、Ｌｌ、Ｌ２゜Ｌ３．Ｌ４．Ｌ
５．Ｌ６はそれぞれ順番に番号材られたリロードレジス
タ、Ａ１はカウンタ、ＳＡはカウンタのオーバーフロー
信号、Ｐはポインタ回路、Ｂ１はオーバーフロー信号Ｓ
Ａの発生時に、ポインタ＠路により指定されたリロード
レジスタの内容をカウンタに転送する制御回路、ｄａｔ
ａＡ 。
ｄａｔａＢ 、 ｄａｔａＣ、ｄａｔａＤ 、 ｄａｔ
ａＥ 、 ｄａｔａＦはそれぞれリロードレジスタＬｌ
、Ｌ２．Ｌ３．Ｌ４゜Ｌ５．Ｌ６に格納された時間デー
タ、Ｕ、Ｖ、Ｗは二極モーターのそれぞれの端子に対す
る出力信号、Ｂ２はオーバーフロー信号ＳＡを元に出力
信号Ｕ、Ｖ、Ｗを生成する制御回路、ＸはカウンタＡ１
へのカウントクロックである。
ａＥ 、 ｄａｔａＦはそれぞれリロードレジスタＬｌ
、Ｌ２．Ｌ３．Ｌ４゜Ｌ５．Ｌ６に格納された時間デー
タ、Ｕ、Ｖ、Ｗは二極モーターのそれぞれの端子に対す
る出力信号、Ｂ２はオーバーフロー信号ＳＡを元に出力
信号Ｕ、Ｖ、Ｗを生成する制御回路、ＸはカウンタＡ１
へのカウントクロックである。
第２図は第１図で示した実施例の動作を示すタイミング
図である。図において、Ｕ、Ｖ、Ｗは出力信号、ｔは基
準時間、Ｔｌ、Ｔ２．Ｔ３．Ｔ４゜Ｔ５．Ｔ６は目的の
出力波形を得るために必要な切り替え信号の発生点、Ｓ
ＡばカウンタＡ１のオーバーフロー４Ｎ号、Ｎはカウン
タＡ１のカウント値である。このとき時間データｄａｔ
ａＡ 、 ｄａｔａＢ 。
図である。図において、Ｕ、Ｖ、Ｗは出力信号、ｔは基
準時間、Ｔｌ、Ｔ２．Ｔ３．Ｔ４゜Ｔ５．Ｔ６は目的の
出力波形を得るために必要な切り替え信号の発生点、Ｓ
ＡばカウンタＡ１のオーバーフロー４Ｎ号、Ｎはカウン
タＡ１のカウント値である。このとき時間データｄａｔ
ａＡ 、 ｄａｔａＢ 。
ｄａｔａＣ、ｄａｔａＤ 、 ｄａｔａＥ 、 ｄａｔ
ａＦはそれぞれＴ２−ＴＩ、Ｔ３−Ｔ２．Ｔ４−Ｔ３．
Ｔ５−Ｔ４゜Ｔ６−Ｔ５の時間に対応したカウント値を
設定する。
ａＦはそれぞれＴ２−ＴＩ、Ｔ３−Ｔ２．Ｔ４−Ｔ３．
Ｔ５−Ｔ４゜Ｔ６−Ｔ５の時間に対応したカウント値を
設定する。
次に動作について説明する。第１図において時間データ
ｄａｔａＡ 、 ｄａｔａＢ 、 ｄａｔａＣ、ｄａｔ
ａＤ 、 ｄａｔａＥ 、 ｄａｔａＦをそれぞれリロ
ードレジスタＬｌ、Ｌ２、Ｌ３．Ｌ４．Ｌ５．Ｌ６に予
め設定する。ポインタ回路Ｐが指定するリロードレジス
タをこの時リロードレノスタＬ１にする。リロードレジ
スタＬ１の内容をカウンタＡ１に転送し、ポインタ回路
Ｐの指定するリロードレジスタをリロードレジスタＬ２
に設定する。カウンタＡ１はカウントクロックＸに同期
してダウンカウントしカウンタＡ１がオーバーフローし
た時にオーバーフロー信号ＳＡを発生する。制御回路Ｂ
２がオーバーフロー信号ＳＡを検出し、出力信号Ｕ、Ｖ
、Ｗを生成する。またこの時、制御図１ｓ８１がオーバ
ーフロー信号ＳＡを検出し、ポインタ回路Ｐが指定する
リロードレジスタＬ２の内容をカウンタに転送し、ポイ
ンタ回路Ｐの指定するリロードレジスタをリロードレジ
スタＬ３に設定する。
ｄａｔａＡ 、 ｄａｔａＢ 、 ｄａｔａＣ、ｄａｔ
ａＤ 、 ｄａｔａＥ 、 ｄａｔａＦをそれぞれリロ
ードレジスタＬｌ、Ｌ２、Ｌ３．Ｌ４．Ｌ５．Ｌ６に予
め設定する。ポインタ回路Ｐが指定するリロードレジス
タをこの時リロードレノスタＬ１にする。リロードレジ
スタＬ１の内容をカウンタＡ１に転送し、ポインタ回路
Ｐの指定するリロードレジスタをリロードレジスタＬ２
に設定する。カウンタＡ１はカウントクロックＸに同期
してダウンカウントしカウンタＡ１がオーバーフローし
た時にオーバーフロー信号ＳＡを発生する。制御回路Ｂ
２がオーバーフロー信号ＳＡを検出し、出力信号Ｕ、Ｖ
、Ｗを生成する。またこの時、制御図１ｓ８１がオーバ
ーフロー信号ＳＡを検出し、ポインタ回路Ｐが指定する
リロードレジスタＬ２の内容をカウンタに転送し、ポイ
ンタ回路Ｐの指定するリロードレジスタをリロードレジ
スタＬ３に設定する。
同様にして次のオーバーフロー時にポインタ回路Ｐが指
定するリロードレジスタの内容をカウンタＡ１に［送し
、次に転送するリロードレジスタをポインタ回路Ｐに設
定する。
定するリロードレジスタの内容をカウンタＡ１に［送し
、次に転送するリロードレジスタをポインタ回路Ｐに設
定する。
なお、この例ではまたリロードレジスタＬ６の内容がカ
ウンタＡ１に転送されたとき、次にポインタ回路Ｐが指
定するリロードレジスタをＬｌにする。このことにより
第２図に示されたモーター制姉信号の１サイクルを周期
的に繰り返すことができる。
ウンタＡ１に転送されたとき、次にポインタ回路Ｐが指
定するリロードレジスタをＬｌにする。このことにより
第２図に示されたモーター制姉信号の１サイクルを周期
的に繰り返すことができる。
以上の様にこの発明によれば、次にカウンタにロードす
るリロードレジスタをポインタ回路で指定し、カウンタ
のオーバーフローもしくはアンダーフロー時にこのリロ
ードレジスタの値をカウンタにロードするとともにポイ
ンタ回路の指定を次ぎにロードするリロードレジスタに
設定することで、従来の方式と比へて多数の比較器をカ
ウンタのオーバーフロー検出回路の１つに削減できる。
るリロードレジスタをポインタ回路で指定し、カウンタ
のオーバーフローもしくはアンダーフロー時にこのリロ
ードレジスタの値をカウンタにロードするとともにポイ
ンタ回路の指定を次ぎにロードするリロードレジスタに
設定することで、従来の方式と比へて多数の比較器をカ
ウンタのオーバーフロー検出回路の１つに削減できる。
第１図は、この発明の一実施例によるマイクロコンヒュ
ータ用タイマの動作を説明するためのブロック図である
。第２図は第１図の実施例にょる三極モーターの各端子
に出力する出力信号の一例を示し、出力信号を切り替え
るためのタイミングとそのタイミング間の時間データを
示した図であ４図は第３図で示した従来例による三極モ
ーターの各端子への出力の一例を示し、出力を切り換え
るためのタイミングを示した図である。 図においてＡ、ＡＩはカウンタ、Ｒ’ｌ、Ｒ２゜Ｒ３，
Ｒ４，Ｒｓ、Ｒ６は比較レジスタ、ＣＩ。 Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６は比較器、３１゜３２．
３３，３４，３５．Ｓ６．ＳＡは比較器からの一致信号
、Ｕ、Ｖ、Ｗは二極モーターに対する出力信号、Ｂ、Ｂ
ｌ、Ｂ２は刷部回路、Ｌｌ。 Ｌ２．Ｌ３．Ｌ４．Ｌ５．Ｌ６はリロードレジスタ、ｄ
ａｔａｌ、 ｄａｔａ２． ｄａｔａ３． ｄａｔａＡ
、 ｄａｔａ５．ｄａｔａＢおよびｄａｔａＡ 、 ｄ
ａｔａＢ 、 ｄａｔａＣ、ｄａｔａＤ 、 ｄａｔａ
Ｅ 。 ｄａｔａＦは時間データ、Ｌは基準時間、ＴＩ、Ｔ２゜
Ｔ３．Ｔ４．Ｔ５．Ｔ６は基準時間に対する出力の切り
替えを行う時間、Ｐはポインタ回路、ＮはカウンタＡ１
のカラン）−値である。 なお図中、同一符号は同一、または相当部分を示す。
ータ用タイマの動作を説明するためのブロック図である
。第２図は第１図の実施例にょる三極モーターの各端子
に出力する出力信号の一例を示し、出力信号を切り替え
るためのタイミングとそのタイミング間の時間データを
示した図であ４図は第３図で示した従来例による三極モ
ーターの各端子への出力の一例を示し、出力を切り換え
るためのタイミングを示した図である。 図においてＡ、ＡＩはカウンタ、Ｒ’ｌ、Ｒ２゜Ｒ３，
Ｒ４，Ｒｓ、Ｒ６は比較レジスタ、ＣＩ。 Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６は比較器、３１゜３２．
３３，３４，３５．Ｓ６．ＳＡは比較器からの一致信号
、Ｕ、Ｖ、Ｗは二極モーターに対する出力信号、Ｂ、Ｂ
ｌ、Ｂ２は刷部回路、Ｌｌ。 Ｌ２．Ｌ３．Ｌ４．Ｌ５．Ｌ６はリロードレジスタ、ｄ
ａｔａｌ、 ｄａｔａ２． ｄａｔａ３． ｄａｔａＡ
、 ｄａｔａ５．ｄａｔａＢおよびｄａｔａＡ 、 ｄ
ａｔａＢ 、 ｄａｔａＣ、ｄａｔａＤ 、 ｄａｔａ
Ｅ 。 ｄａｔａＦは時間データ、Ｌは基準時間、ＴＩ、Ｔ２゜
Ｔ３．Ｔ４．Ｔ５．Ｔ６は基準時間に対する出力の切り
替えを行う時間、Ｐはポインタ回路、ＮはカウンタＡ１
のカラン）−値である。 なお図中、同一符号は同一、または相当部分を示す。
Claims (1)
- タイマの初期値を設定できる複数の番号化されたリロ
ードレジスタと該リロードレジスタ郡のうちの１つのリ
ロードレジスタの内容をロードしこの値をタイマ用クロ
ックに同期してカウントダウンまたはカウントアップし
カウント値が固有の一定値に達した時点でフラグを出力
するタイマ装置と、番号化されたリロードレジスタのう
ち一つのリロードレジスタを指定し、該フラグの発生時
に次のリロードレジスタを指定するポインタ回路と、該
フラグの検出時にポインタ回路により指定された該リロ
ードレジスタに格納されている初期値をタイマ装置に転
送し、ポインタの値がハードウェアもしくはソフトウェ
ア上の設定値に達した時点でポインタの値を初期化する
機能を有する制御回路を備え、該リロードレジスタ郡に
格納されている初期値郡を順番に該タイマ装置へ転送す
ることを特徴とするタイマ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2324211A JPH04190410A (ja) | 1990-11-26 | 1990-11-26 | タイマ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2324211A JPH04190410A (ja) | 1990-11-26 | 1990-11-26 | タイマ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04190410A true JPH04190410A (ja) | 1992-07-08 |
Family
ID=18163287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2324211A Pending JPH04190410A (ja) | 1990-11-26 | 1990-11-26 | タイマ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04190410A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000025426A1 (en) * | 1998-10-26 | 2000-05-04 | Microchip Technology Incorporated | A counter for performing multiple counts and method therefor |
-
1990
- 1990-11-26 JP JP2324211A patent/JPH04190410A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000025426A1 (en) * | 1998-10-26 | 2000-05-04 | Microchip Technology Incorporated | A counter for performing multiple counts and method therefor |
| US6157695A (en) * | 1998-10-26 | 2000-12-05 | Microchip Technology, Inc. | Counter for performing multiple counts and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04190410A (ja) | タイマ装置 | |
| JPH04205512A (ja) | マイクロコンピュータ用タイマ装置 | |
| JP2517943B2 (ja) | タイマ装置 | |
| SU1597730A1 (ru) | Способ измерени скорости перемещени и устройство дл его осуществлени | |
| SU1381504A1 (ru) | Микропрограммное устройство управлени | |
| SU1529230A1 (ru) | Устройство дл сбора информации от многоразр дных дискретных датчиков | |
| SU1539727A1 (ru) | Устройство управлени шаговым двигателем | |
| SU1661762A1 (ru) | Устройство микропрограммного управлени | |
| SU1569963A2 (ru) | Устройство дл контрол последовательности чередовани импульсных сигналов | |
| SU1278849A1 (ru) | Устройство дл обслуживани запросов | |
| SU1013963A1 (ru) | Устройство дл выбора заданий | |
| SU1721625A1 (ru) | Устройство дл формировани координат траекторий движени объектов | |
| SU1497705A1 (ru) | Умножитель частоты | |
| SU1486991A1 (ru) | Устройство для программного • управления | |
| SU1388864A2 (ru) | Устройство дл группового обслуживани запросов | |
| SU1495778A1 (ru) | Многоканальное устройство дл ввода аналоговой информации | |
| JPS6273358A (ja) | マイクロコンピユ−タとその周辺装置の制御方法 | |
| SU911728A1 (ru) | Коммутатор | |
| SU966898A1 (ru) | Коммутатор | |
| SU1501039A1 (ru) | Устройство дл сортировки информации | |
| SU1527631A1 (ru) | Устройство дл контрол сумматора | |
| SU966915A1 (ru) | Счетчик импульсов с предварительной установкой | |
| SU1361527A1 (ru) | Распределитель импульсов | |
| SU1765812A1 (ru) | Устройство дл синхронизации вычислительной системы | |
| SU1490676A1 (ru) | Микропрограммное устройство управлени |