JPH04190426A

JPH04190426A - メモリアクセス装置

Info

Publication number: JPH04190426A
Application number: JP2324824A
Authority: JP
Inventors: Shinya Kato; 慎哉加藤; Takahito Noda; 野田　敬人; Yuji Kamisaka; 神阪　裕士; Kazukana Nonomura; 野々村　一奏; Toru Watabe; 徹渡部; Takumi Takeno; 巧竹野; Takumi Maruyama; 拓巳丸山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-11-26
Filing date: 1990-11-26
Publication date: 1992-07-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の概要］ページング方式やセグメンテーション方式等の仮想記憶
方式に基づいて主記憶装置をアクセスするメモリアクセ
ス装置に関し、割込み処理性能を低下させることなく、割込みフラグの
変化を防止することができるメモリアクセス装置を提供
することを目的とし、仮想記憶方式に基づいて主記憶をアクセスするメモリア
クセス装置において、論理アドレスから物理アドレスへ
のアドレス変換に伴う割込みを検出する割込み検出手段
と、この割込み検出手段の検出出力を記憶する割込み検
出出力記憶手段と、割込み処理期間中、この割込み検出
出力記憶手段の記憶状態を保持する記憶状態保持手段と
を具備するように構成する。

〔産業上の利用分野〕

この発明は、ページング方式やセグメンテーション方式
等の仮想記憶方式に基づいて主記憶装置をアクセスする
メモリアクセス装置に関する。

仮想記憶方式のメモリアクセス装置においては、動的ア
ドレス変換機構を用いて、論理アドレスを物理アドレス
に変換することにより、玉記憶装置をアクセスするよう
になっている。

このようなメモリアクセス装置においては、アドレス変
換時、連想記憶フォルト、プロテクションフォルト、ペ
ージフォルト等のアドレス変換例外が生しることがある
。

ここで、連想記憶フォルトとは、第４図に示すように、
連想記憶装置（ＴＬＢ）を索引して論理アドレスを物理
アドレスに変換する際、連想記憶装置に論理ページアド
レスに対応する物理ページアドレスが存在しないために
生しるフォルトである。

また、プロテクションフォルトとは、主記憶装置上でア
クセスが禁止されている領域がアクセスされることによ
り生しるフォルトである。

また、ページフォルトとは、主記憶装置上に対応するペ
ージが存在しない場合に生しるフォルトである。

このページフォルトは、例えば、第５図に示すようなペ
ージクロスが生しる場合に発生する。

すなわち、今、主記憶装置に例えば４バイトのデータを
書き込もうとした場合、この４ハイドのデータが２つの
ページにまたがると、ページクロスが生しる。このペー
ジクロスが生しても、主記憶装置を物理アドレスでアク
セスしている場合は問題がない。しかし、論理アドレス
でアクセスする場合は、次のページがどこにあるがわか
らないため、ページフォルトが生しる場合がある。

仮想記憶方式のメモリアクセス装置においては、上述し
たようなアドレス変換例外が生じると、割込みが発生し
、マイクロプログラム等による割込み処理により、アド
レス変換例外に対処するようになっている。この場合、
割込み発生情報は、割込みフラグに記憶され、割込み処
理が絆了した時点で、リセットされるようになっている
。

ところで、仮想記憶方式のメモリアクセス装置において
は、通常、物理アドレスにより割込み処理時のメモリア
クセスを行うようになっている。

しかし、このようにすると、メモリアクセス時、いちい
ち、割込み検出回路で物理アドレスでアクセスするのか
論理アドレスでアクセスするのかを判定する必要がある
ため、割込み検出時間が長くなる。

そこで、近年、割込み検出は行なうが、アドレスとして
は、物理アドレスを用いて、メモリをアクセスするメモ
リアクセス装置が開発されている。

しかし、このメモリアクセス装置の場合、割込み処理時
、アドレス変換により割込みフラグの内容が変化してし
まうため、これを防止する必要がある。

［従来の技術］従来は、第６回に示すように、メモリアクセスを行う前
に、割込みフラグのデータを一旦セーブし、メモリアク
セスが終了した段階でセーブしたデータを割込みフラグ
にリストアすることにより、割込みフラグのりセントを
防止するようになっている。

しかし、割込み処理期間中には、ページテーブルの変換
等種々様々なメモリアクセスがある。したがって、上記
のように、メモリアクセスのたびに、割込みフラグの内
容をセーブ／リストアするｉ成では、マイクロプログラ
ムの処理ステップが増加し、割込み処理の性能が低下し
てしまう。

〔発明が解決しようとする課題〕

以上述べたように、従来の仮想記憶方式のメモリアクセ
ス装置においては、メモリアクセスごとに割込みフラグ
の内容をセーブ／リストアすることにより、剖込みフラ
グのりセットを防止するようになっているため、割込み
処理性能が低下してしまうという問題があった。

そこで、この発明は、割込み処理性能を低下させること
なく、割込みフラグのリセツトを防止することができる
メモリアクセス装置を提供することを目的とする。

〔課題を解決するための手段］第１図は、この発明の原理構成を示すブロック図である
。

図において、１１は、論理アドレスから物理アドレスへ
のアドレス変換に伴う割込みを検出する割込み検出手段
である。

１２は、この割込み検出手段１１の検出出力を記憶する
割込み検出出力記憶手段である。

１３は、割込み処理期間中、この割込み検出出力記憶手
段１２の記憶状態を保持する記憶状態保持手段である。

［作用］上記構成においては、割込み検出手段１１により割込み
が検出されると、この割込み発生情報は、割込み検出出
力記憶手段１２に記憶される。この割込み検出出力記憶
手段Ｉ２に記憶された割込み発生情報は、割込み処理期
間中、記憶状態保持手段１３により保持される。

これにより、割込み処理期間中に、メモリアクセスによ
るアドレス変換が行われた場合でも、割込み検出出力記
憶手段１２がす七ノドされることがない。

〔実施例〕

以下、図面を参照しながらこの発明の実施例を詳細に説
明する。

第２図は、この発明に係るメモリアクセス装置の一実施
例の構成を示すブロック図である。

図において、２Ｉはアドレス変換例外に起因する割込み
を検出する割込み検出回路である。

この割込み検出回路２１は、例えば、通常はローレベル
の信号を出力し、割込みを検出すると、一定期間ハイレ
ベルの信号を出力する。

２２は、割込み検出回路２１の検出出力を保持する割込
みフラグである。

この割込みフラグ２２には、後述するように、割込みが
検出されると、１ビ、トのデータｒｌ。

がセントされる。これに対し、割込みが検出されない場
合は、１ビツトのデータ「０」がセントされる。

２３は、割込みフラグ２２にデータｒ１．がセットされ
ると、割込み処理を実行する割込み処理回路である。

この割込み処理回路２３は、例えば、マイクロプログラ
ムに基づいて、割込み処理を実行する。

２４は、割込み処理期間中か否かを示す期間識別データ
を保持する期間識別レジスタである。

ここで、期間識別データは、通常の処理期間を示す場合
は、１ビツトのデータ’ＩＪとされ、割込み処理期間を
示す場合は、ｌビットのデータ「０」とされている。

なお、この期間識別レジスタ２４のデータは、割込み処
理の開始時、割込み処理回路２３により、「１」から「
０」に変更される。

２５は、期間識別レジスタ２４の内容に基づいて、割込
み処理期間中は、割込みフラグ２２の記憶状態を保持す
るゲート回路である。

このゲート回路２５は、アント回路２５１，２５２、反
転回路２５３、オア回路２５４から成る。

ここで、アンド回路２５１には、割込み検出回路２１の
検出出力と期間識別レジスタ２４の記憶データが供給さ
れる。また、アント回路２５２には、割込みフラグ２２
の記憶データと期間識別レジスタ２４の記憶データを反
転回路２５４で反転したものとが供給される。また、オ
ア回路２５３には、アンド回路２５１，２５２の出力が
供給される。このオア回路２５３の出力は、割込みフラ
グ２２に供給される。

上記構成において、動作を説明する。

通常の処理期間においては、割込みフラグ２２にはデー
タｒ□Ｊがセットされている。また、期間識別レジスタ
２４には、データｒ１．がセントされている。

このような状態において、アドレス変換例外が生しると
、割込み検出回路２１により、割込みが検出される。こ
れにより、割込ろ検出回路２１の出力がハイレベルとな
る。このとき、期間識別レジスタ２４には、データ［１
，が保持されているため、アンド回路２５１の出力は「
１」となる。

この出力はオア回路２５３を介して割込みフラグ２２に
供給される。これにより、割込みフラグ２２には、割込
みが検出されたことを示すデータ「１．がセントされる
。

割込みフラグ２２にデータ「１コがセットされることに
より、割込み処理回路２３により割込み処理が開始され
る。この割込み処理においては、第３図に示すように、
まず、期間識別レジスタ２４の内容がｒｌ、から「０」
に変更される（ステップＳＬ）。この後、実際の割込み
処理が行われる。

期間識別レジスタ２４の内容が「１」がら「０」に変更
されることにより、アント°回路２５１のゲートが閉じ
られる。一方、アンド回路２５２のゲートは開かれる。

これは、期間識別レジスタ２４の記憶データ「ＯＪが反
転回路２５４により「１」に反転された状態で、アンド
回路２５２に供給されるからである。

アンド回路２５２のゲートが開かれることにより、割込
みフラグ２２の出力がアンド回路２５２とオア回路２５
３を介して割込みフラグ２２に供給される。これにより
、割込みフラグ２２の記憶データは、「１」に保持され
る。

この状態は、割込み処理期間中、保持される。

これは、割込み処理期間中、期間識別レジスタ２４の記
憶データが「１」に保持されるからである。

これにより、第３図に示すように、割込み処理期間中に
メモリアクセスがあっても（ステップＳｆ、Ｓｍ）、割
込みフラグ２２の記憶データは、「１」に固定される。

実際の割込み処理が終了すると、割込み処理回路２３に
より、期間識別レジスタ２４の記憶データが、ｒ□、か
ら「１ｊに変更される（ステップＳｎ）。これにより、
アンド回ＷＩ２５１のゲートが開かれる。一方、アンド
回路２５２がゲートは閉しられる。

アンド回路２５１のゲートが開かれることにより、割込
み検出回路２１の検出出力が割込みフラグ２２に供給さ
れる。このとき、割込み検出回路２１の出力は、゛すで
に、ローレベルとなっている。

したがって、割込みフラグ２２には、データ７０１・が
セットされる。これにより、割込みフラグ２２は、割込
み処理の終了とともにリセットされることになる。

以上詳述したようにこの実施例は、期間識別レジスタ２
４とゲート回路２５を設け、割込み処理期間中は、割込
みフラグ２２の記憶データを保持するようにしたもので
ある。

これにより、この実施例によれば、割込み処理期間中、
メモリアクセスのたびに、割込みフラグ２２の記憶デー
タをセーブ／リストアする必要がないので、割込み処理
性能を低下させることなく、割込みフラグのリセットを
防止することができる。

また、セーブ／リストアの処理忘れ等を無くすことがで
きるので、割込み処理の信転性を向上させることができ
る。

以上この発明の一実施例を詳細に説明したが、この発明
は、このような実施例に限定されるものではなく、ほか
にも種々様々変形実施可能なことは勿論である。

〔発明の効果〕

以上述べたようにこの発明によれば、割込みフラグの内
容をセーブ／リストアすることなく、保持することがで
きるので、割込み処理性能を低下させることなく、割込
みフラグのりセットを防止することができる。

【図面の簡単な説明】

第１図は、この発明の原理構成を示すプロ・ツク図、第２図は、この発明の一実施例の構成を示すブロック図
、第３図は、第２図の動作を説明するためのフローチャー
ト図、第４図は、連想記憶フォルトを説明するための図、第５図は、ページクロスを説明するための図、第６図は
、従来のメモリアクセス装置の動作を示スフローチ島−
ト図である。図において、１１・・・割込み検出手段、１２・・・割込み検出出力記憶手段、１３・・・記憶状態保持手段、２１・・・割込み検出回路、２２・・・割込みフラグ、２３・・・割込み処理回路、２４・・・期間識別レジスタ、２５・・・ゲート回路。図中、同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

（１）仮想記憶方式に基づいて主記憶装置をアクセスす
るメモリアクセス装置において、論理アドレスから物理アドレスへのアドレス変換に伴う
割込みを検出する割込み検出手段（１１）と、この割込
み検出手段（１１）の検出出力を記憶する割込み検出出
力記憶手段（１２）と、割込み処理期間中、この割込み検出出力記憶手段（１２
）の記憶状態を保持する記憶状態保持手段（１３）とを
具備したことを特徴とするメモリアクセス装置。
（２）前記記憶状態保持手段（１３）は、割込み処理期間中か否かを示す期間識別情報を記憶する
期間識別情報記憶手段（２４）を有し、この期間識別情
報記憶手段（２４）に記憶されている期間識別情報に基
づいて、割込み処理期間中、前記割込み検出出力記憶手
段（１２）の記憶状態を保持するように構成されている
ことを特徴とする請求項１記載のメモリアクセス装置。
（３）前記記憶状態保持手段（１３）は、割込み処理期間中、前記割込み検出出力記憶手段（１２
）の記憶情報を、この割込み検出出力記憶手段（１２）
に入力情報として供給することにより、この割込み検出
出力記憶手段（１２）の記憶状態を保持するように構成
されていることを特徴とする請求項１記載のメモリアク
セス装置。
（４）前記記憶状態保持手段（１３）は、割込み処理期間中か否かを示す期間識別情報を記憶する
期間識別情報記憶手段（２４）と、この期間識別情報記
憶手段（２４）に、割込み処理期間中であることを示す
期間識別情報が記憶されると、前記割込み検出出力記憶
手段（１２）の記憶情報を、この割込み検出出力記憶手
段（１２）に入力情報として供給するゲート手段（２５
）とを具備するように構成されていることを特徴とする請求
項１記載のメモリアクセス装置。
（５）前記記憶状態保持手段（１３）は、前記割込み検出出力記憶手段（１２）に、割込みが発生
したことを示す検出出力が記憶されると、割込み処理期
間中であることを示す割込み期間識別情報を発生する割
込み期間識別情報発生手段（２３）と、この割込み期間
識別情報発生手段（２３）から出力される割込み期間識
別情報を記憶する割込み期間識別情報記憶手段（２４）
と、この割込み期間識別情報記憶手段（２４）に、割込み期
間識別情報が記憶されていないときは、前記割込み検出
手段（１１）の検出出力を、前記割込み検出出力記憶手
段（１２）に入力情報として供給し、前記割込み期間識
別情報が記憶されているときは、前記割込み検出出力記
憶手段（１２）の記憶情報を、この割込み検出出力記憶
手段（１２）に入力情報として供給するゲート手段（２
５）とを具備したことを特徴する請求項１記載のメモリアクセ
ス装置。