JPH04192454A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH04192454A
JPH04192454A JP32421690A JP32421690A JPH04192454A JP H04192454 A JPH04192454 A JP H04192454A JP 32421690 A JP32421690 A JP 32421690A JP 32421690 A JP32421690 A JP 32421690A JP H04192454 A JPH04192454 A JP H04192454A
Authority
JP
Japan
Prior art keywords
circuit
peripheral
peripheral circuit
wiring
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32421690A
Other languages
Japanese (ja)
Inventor
Tsugumi Matsuishi
松石 継巳
Shinji Suda
須田 眞二
Hiroyuki Nakao
中尾 浩之
Toshihiko Hori
俊彦 堀
Kyoko Tanabe
田部 恭子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP32421690A priority Critical patent/JPH04192454A/en
Publication of JPH04192454A publication Critical patent/JPH04192454A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE:To decide a wiring region between blocks by wirings of signals except for setting of an operation mode of a peripheral circuit and to reduce the area of an internal circuit region by disposing a generator for a signal for setting the operation mode of the circuit as a plurality of peripheral circuits on the periphery of a semiconductor chip. CONSTITUTION:A generator for a signal for setting an operation mode of other peripheral circuit is disposed in a mode signal generating peripheral circuit block 3, and not disposed in an internal circuit block 2. A mode set signal of the peripheral circuit is wired to pass through the interior of the block and to circulate in a semiconductor chip. Accordingly, a signal wiring for transmitting a mode input signal to be applied from the exterior to the block, and wirings for transmitting the output of a mode set signal generator in the block to the mode set signal wiring of the peripheral circuit are eliminated. Thus, the area of the region of wirings between the blocks is reduced.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置に関するもので、特に
集積度の向上に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor integrated circuit device, and particularly to improving the degree of integration.

〔従来の技術〕[Conventional technology]

第2図は、従来の半導体集積回路装置における、モード
設定信号発生回路の配置と、モード設定信号配線を示し
た回路配置、並びに、配線の概念図である。
FIG. 2 is a conceptual diagram of a layout of a mode setting signal generation circuit, a circuit layout showing mode setting signal wiring, and wiring in a conventional semiconductor integrated circuit device.

図において、(1)は周辺回路ブロック、(2)は内部
回路ブロック、(3)は周辺回路ブロック(1)の動作
モードの設定を行う信号の発生回路、(4)はモード設
定信号配線、(5)は半導体集積回路装置の外部から与
えられるモード入力を、設定信号発生回路(3)に伝え
るためのモード入力配線である。
In the figure, (1) is a peripheral circuit block, (2) is an internal circuit block, (3) is a signal generation circuit that sets the operating mode of peripheral circuit block (1), (4) is a mode setting signal wiring, (5) is a mode input wiring for transmitting a mode input applied from outside the semiconductor integrated circuit device to the setting signal generation circuit (3).

次に動作について説明する。第2図に示す半導体集積回
路装置では、周辺回路の動作モード設定信号発生回路(
3)は、内部回路ブロック(2)の内部にあり、半導体
集積回路装置の外部から与えられるモード入力信号を、
モード入力配線(5)を通して取り入れ、それを、例え
ばデコードするなどの処理を行って、周辺回路のモード
設定信号を発生する様になっている。
Next, the operation will be explained. In the semiconductor integrated circuit device shown in FIG. 2, the operation mode setting signal generation circuit (
3) is located inside the internal circuit block (2) and receives a mode input signal applied from outside the semiconductor integrated circuit device.
The signal is taken in through the mode input wiring (5) and processed, for example, by decoding, to generate a mode setting signal for the peripheral circuit.

従って、従来の半導体集積回路装置では、周辺回路ブロ
ックと内部回路ブロックとの間の配線領域に、周辺回路
もモード設定を行う信号の発生回路から周辺回路へ向か
うモード設定信号配線と、逆に周辺回路から上記モード
設定信号発生回路に、外部よりのモード入力信号を′伝
える配線とが必ず通ることになる。
Therefore, in a conventional semiconductor integrated circuit device, in the wiring area between the peripheral circuit block and the internal circuit block, there is a mode setting signal wiring that goes from the signal generating circuit for the peripheral circuit to the peripheral circuit, and vice versa. A wire for transmitting an external mode input signal always passes from the circuit to the mode setting signal generating circuit.

一方、周辺回路ブロックは、半導体集積回路装置の周辺
領域に在るが、必ずしも周辺領域の全ての領域に周辺回
路ブロックが置かれているとは限らない。むしろ、上記
周辺領域には周辺回路ブロック間に隙間があることの方
が多い。
On the other hand, peripheral circuit blocks are located in the peripheral area of the semiconductor integrated circuit device, but peripheral circuit blocks are not necessarily placed in all areas of the peripheral area. Rather, there are often gaps between peripheral circuit blocks in the peripheral area.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来の半導体集積回路装置は、上記の様に構成されてい
るので、内部回路ブロックと周辺回路ブー  ロックと
の間の、ブロック間配線領域が、周辺回路の動作モード
の設定に関わる信号の配線のために拡大されるといる問
題点があった。
Since the conventional semiconductor integrated circuit device is configured as described above, the inter-block wiring area between the internal circuit block and the peripheral circuit block is used for the wiring of signals related to setting the operating mode of the peripheral circuit. There was a problem that it was expanded for the purpose of the project.

この発明は、上記の様な課題を解決するためになされた
もので、内部回路ブロックと周辺回路ブロックとの間の
ブロック間配線領域を、周辺回路の動作モードの設定に
関わる信号以外の信号の配線によって決定することがで
き、同時に、内部回路領域の面積の縮小を図った半導体
集積回路装置を得ることを目的とする。
The present invention has been made to solve the above-mentioned problems, and is intended to provide an inter-block wiring area between an internal circuit block and a peripheral circuit block for signals other than signals related to setting the operating mode of the peripheral circuit. An object of the present invention is to obtain a semiconductor integrated circuit device which can be determined by wiring and at the same time reduces the area of an internal circuit region.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係る半導体集積回路装置は、周辺回路の動作
モードを設定する信号の発生回路を、一つ、あるいは、
複数の周辺回路として、半導体チップの周辺部に配置し
たものである。
The semiconductor integrated circuit device according to the present invention includes one or more signal generating circuits for setting the operation mode of peripheral circuits.
A plurality of peripheral circuits are arranged around the semiconductor chip.

〔作用〕[Effect]

この発明における半導体集積回路装置は、従来、内部回
路ブロックと周辺回路ブロックとの間の配線領域に配線
されていた、周辺回路の動作モードの設定を行うモード
設定43号配線を、上記配線領域に配線する必要がなく
なり、上記配線領域のi積を縮小することができると同
時に、内部回路ブロックの面積を縮小することができろ
In the semiconductor integrated circuit device of the present invention, the mode setting wiring No. 43 for setting the operation mode of the peripheral circuit, which was conventionally wired in the wiring area between the internal circuit block and the peripheral circuit block, is moved to the wiring area. There is no need for wiring, and the i product of the wiring area can be reduced, and at the same time, the area of the internal circuit block can be reduced.

即ち、半導体チップの集積度を向上させることができ、
る。
In other words, the degree of integration of the semiconductor chip can be improved,
Ru.

〔実施例〕〔Example〕

以下、この発明の実施例を図について説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第1図(a)は、この発明の一実施例による半導体集積
回路装置の回路配置と、周辺回路のモード設定信号配線
の概念図である。
FIG. 1(a) is a conceptual diagram of a circuit layout of a semiconductor integrated circuit device and mode setting signal wiring of peripheral circuits according to an embodiment of the present invention.

第1図(alにおいて、(11、[2+ 、 +41は
従来の半導体集積回路装置におけるものと同等であるの
で説明を省略する。(3)は他の周辺回路の動作モード
を設定する信号の発生回路を含む周辺回路ブロックであ
る。
In FIG. 1 (al), (11, [2+, +41) are equivalent to those in a conventional semiconductor integrated circuit device, so their explanation will be omitted. (3) is the generation of a signal that sets the operation mode of other peripheral circuits. This is a peripheral circuit block that includes circuits.

図において、他の周辺回路の動作モードを設定する信号
の発生回路は、モード信号発生用周辺回路ブロック(3
)の内部に在り、内部回路ブロック(2)の内部には存
在しない。また、周辺回路のモード設定信号は、周辺回
路ブロックの内部を通過し、半導体チップ内部を周回す
る様に配線されている。
In the figure, the circuit that generates the signal that sets the operation mode of other peripheral circuits is the mode signal generation peripheral circuit block (3
), and does not exist inside the internal circuit block (2). Further, a mode setting signal for the peripheral circuit is wired so as to pass through the peripheral circuit block and circulate inside the semiconductor chip.

従って、従来の半導体集積回路装置において必要であっ
た、内部回路ブロックへ、外部より与えられるモード入
力信号を伝達するための信号配線と、半導体チップ内部
を周回する様に配線された、周辺回路のモード設定信号
配線に、内部回路ブロックの内部に在る、上記モード設
定信号発生回路の出力を伝達するための配線と、が、こ
の発明を用いろことにより不要となる。
Therefore, conventional semiconductor integrated circuit devices require signal wiring for transmitting mode input signals applied from the outside to internal circuit blocks, and peripheral circuit wiring that is routed around the inside of the semiconductor chip. By using the present invention, the mode setting signal wiring for transmitting the output of the mode setting signal generation circuit, which is present inside the internal circuit block, becomes unnecessary.

併せて、従来、内部回路ブロックの内部に在った、上記
モード設定信号発生回路か、周辺回路ブロックの内部に
配置され、内部回路ブロックの内部から無くなることに
よって、内部回路ブロツクの面積は縮小する。
In addition, the area of the internal circuit block is reduced by eliminating the mode setting signal generation circuit, which was conventionally located inside the internal circuit block, or by placing it inside the peripheral circuit block and eliminating it from inside the internal circuit block. .

また、周辺回路ブロックは、半導体チップの周辺領域に
配置されるが、必ずしも、周辺領域の全域に配置可能な
だけの周辺回路ブロックが置かれているとは限らない。
Further, although the peripheral circuit blocks are arranged in the peripheral region of the semiconductor chip, it is not necessarily the case that there are as many peripheral circuit blocks as can be arranged in the entire peripheral region.

むしろ、上記周辺領域には周辺回路ブロック間に隙間が
ある場合が多い。この様な場合、上記周辺回路ブロック
間の空き領域に、上記モード設定用周辺回路ブロックを
配置することにより、上記周辺領域の面積を拡大するこ
となく本発明を実施することができる。
Rather, there are often gaps between peripheral circuit blocks in the peripheral area. In such a case, the present invention can be implemented without enlarging the area of the peripheral area by arranging the mode setting peripheral circuit block in the empty area between the peripheral circuit blocks.

次に、周辺回路の動作モードを設定する信号の発生回路
を含む、周辺回路動作モード設定用周辺回路ブロックの
構成の一例を示す。
Next, an example of the configuration of a peripheral circuit block for setting a peripheral circuit operation mode, which includes a signal generation circuit for setting the operation mode of the peripheral circuit, will be shown.

第1図(b)は、上記モード設定用周辺回路ブロック(
3)の概略図である。図中、(6)は半導体チップ外部
との決戦結線を行うためのバンド、(7)は電源Vdd
配線、(8)は電源Vss配線、(9)は上記モード設
定信号発生回路領域、00)は上記モード設定信号を、
半導体チップの内部を周回する様に配線されたモード設
定信号配線に伝えるための、上記ブロック内配線を示す
FIG. 1(b) shows the above mode setting peripheral circuit block (
3) is a schematic diagram. In the figure, (6) is the band for making decisive connections with the outside of the semiconductor chip, and (7) is the power supply Vdd.
wiring, (8) is the power supply Vss wiring, (9) is the mode setting signal generation circuit area, 00) is the mode setting signal,
The wiring within the block is shown for transmitting the signal to the mode setting signal wiring that is routed around the inside of the semiconductor chip.

半導体チップ外部より与えられる、モード入力信号は、
パッド(6)を介してモード設定信号発生回路(9)に
伝えられろ。上記発生回路において、上記モード入力信
号が加工され、周辺回路のモード設定信号が作られる。
The mode input signal given from outside the semiconductor chip is
It is transmitted to the mode setting signal generation circuit (9) via the pad (6). In the generation circuit, the mode input signal is processed to create a mode setting signal for the peripheral circuit.

そして、上記モード設定信号はモード設定信号配線を通
して、各周辺回路ブロックに伝えられろ。
The mode setting signal is then transmitted to each peripheral circuit block through the mode setting signal wiring.

第1−C図に、周辺回路のモード設定信号発生回路の一
例の論理図を示す。
FIG. 1-C shows a logic diagram of an example of a mode setting signal generation circuit of a peripheral circuit.

〔発明の効果〕〔Effect of the invention〕

以上の様に、この発明によれば、内部回路ブロックと、
複数の周辺回路ブロックと、それらを結ぶ配線とによっ
て構成された半導体集積回路装置において、内部回路ブ
ロックと、周辺回路ブロック化配線の内、周辺回路の動
作モード設定に関わる配線が無くなることにより、上記
ブロック間配線の領域面積が縮小されるという効果がろ
As described above, according to the present invention, the internal circuit block and
In a semiconductor integrated circuit device configured with a plurality of peripheral circuit blocks and wiring connecting them, the above-mentioned problems can be achieved by eliminating the wiring related to the operation mode setting of the peripheral circuits among the internal circuit blocks and the peripheral circuit block wiring. This has the effect of reducing the area of wiring between blocks.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)は、この発明の一実施例による半導体集積
回路装置の回路装置と周辺回路動作モード設定に関わる
信号の配線との概念図、第1図(b)は、第1図(a)
の周辺回路動作モード設定用周辺回路ブロックの概略構
成図、第1図(c)は、上記周辺回路動作モード設定信
号発生回路の一例の論理図、第2図は、従来の半導体集
積回路装置における、回路配置と周辺回路動作モード設
定に関わる信号の配線との概念図である。 図において、(1)は周辺回路プロ・ツク、(2)は内
部回路ブロック、(3)は周辺回路動作モード設定用周
辺回路ブロック、(4)は上記モード設定信号配線、(
6)は半導体チップ外部との結線を行うためのパッド、
(7)ハ電源Vdd配線、(8)は電源v SS!i!
線、(9)は周辺回路動作モード設定信号発生回路であ
る。 また、第1図(a)と第2図において、(I)内部回路
領域、(II)は内部回路ブロックと周辺回路ブロック
間配線領域、(I)は周辺回路領域である。 なお、図中、同一符号は同一、又は相当部分を示す。
FIG. 1(a) is a conceptual diagram of a circuit device of a semiconductor integrated circuit device according to an embodiment of the present invention and signal wiring related to peripheral circuit operation mode setting, and FIG. a)
FIG. 1(c) is a logic diagram of an example of the peripheral circuit operation mode setting signal generating circuit, and FIG. 2 is a schematic diagram of the peripheral circuit block for setting the peripheral circuit operation mode of , is a conceptual diagram of circuit layout and signal wiring related to peripheral circuit operation mode setting. In the figure, (1) is the peripheral circuit block, (2) is the internal circuit block, (3) is the peripheral circuit block for setting the peripheral circuit operation mode, (4) is the mode setting signal wiring, (
6) is a pad for connecting to the outside of the semiconductor chip;
(7) C power supply Vdd wiring, (8) power supply VSS! i!
Line (9) is a peripheral circuit operation mode setting signal generation circuit. Further, in FIGS. 1(a) and 2, (I) is an internal circuit area, (II) is a wiring area between an internal circuit block and a peripheral circuit block, and (I) is a peripheral circuit area. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] 内部回路ブロックと、複数の周辺回路ブロックと、それ
らを結ぶ配線とによって構成された半導体集積回路装置
において、上記複数の周辺回路の動作モードの設定を行
うモード設定信号の発生回路を、1つ、あるいは、複数
個、周辺回路ブロックと同様に、周辺領域に配置したこ
とを特徴とする半導体集積回路装置。
In a semiconductor integrated circuit device configured by an internal circuit block, a plurality of peripheral circuit blocks, and wiring connecting them, one mode setting signal generation circuit for setting the operation mode of the plurality of peripheral circuits, Alternatively, a semiconductor integrated circuit device characterized in that a plurality of the circuit blocks are arranged in a peripheral region similarly to peripheral circuit blocks.
JP32421690A 1990-11-26 1990-11-26 Semiconductor integrated circuit device Pending JPH04192454A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32421690A JPH04192454A (en) 1990-11-26 1990-11-26 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32421690A JPH04192454A (en) 1990-11-26 1990-11-26 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH04192454A true JPH04192454A (en) 1992-07-10

Family

ID=18163343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32421690A Pending JPH04192454A (en) 1990-11-26 1990-11-26 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH04192454A (en)

Similar Documents

Publication Publication Date Title
JPH04192454A (en) Semiconductor integrated circuit device
JPS59167049A (en) Semiconductor logic device
JPS6027160A (en) Semiconductor device
CN100524777C (en) Mask-programmable logic macro
JPH01293647A (en) Semiconductor device
JPH1065103A (en) Semiconductor integrated circuit
JPH0512381A (en) Semiconductor integrated circuit designing device
JPS6214521A (en) Logic circuit
JPS6089955A (en) Semiconductor device
JP2532103Y2 (en) Semiconductor integrated circuit device
JPS6022338A (en) Semiconductor integrated circuit device
JPH05300006A (en) Two-input and circuit
JPH05300007A (en) Two-input or circuit
JPH0922989A (en) Semiconductor memory device and transmission line forming method thereof
JPS6072318A (en) Logical lsi
JPS6320440U (en)
JPH11177025A (en) Semiconductor integrated circuit
JPH0637607A (en) Semiconductor device
JPH03198283A (en) Semiconductor memory
JPH03232267A (en) Semiconductor integrated circuit device
JPH04303274A (en) One-chip microcomputer
JPH02125662A (en) integrated circuit
JPH08125124A (en) Semiconductor integrated circuit
JPH0219922A (en) Sequence circuit device
JPH01116847A (en) Semiconductor integrated circuit