JPH04192550A - Icパッケージ - Google Patents
IcパッケージInfo
- Publication number
- JPH04192550A JPH04192550A JP2326274A JP32627490A JPH04192550A JP H04192550 A JPH04192550 A JP H04192550A JP 2326274 A JP2326274 A JP 2326274A JP 32627490 A JP32627490 A JP 32627490A JP H04192550 A JPH04192550 A JP H04192550A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- package
- metal base
- thickness
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、一般に、ICパッケージに関するものであ
り、より特定的には、良好な放熱性を有し、かつ表面実
装が可能になるように改良されたICパッケージに関す
るものである。
り、より特定的には、良好な放熱性を有し、かつ表面実
装が可能になるように改良されたICパッケージに関す
るものである。
[従来の技術]
近年、GaAsおよびSlを用いたトランジスタや分周
器、増幅器等のICか、実用化されている。このような
ICを搭載するICC用パラケーンして、特開平1−1
25959号公報は、アルミナ単板を用いた簡単な構造
のパッケージを提案している。
器、増幅器等のICか、実用化されている。このような
ICを搭載するICC用パラケーンして、特開平1−1
25959号公報は、アルミナ単板を用いた簡単な構造
のパッケージを提案している。
第3A図は、特開平1−125959号公報に開示され
ている高周波パッケージの、裏面図であり、第3B図は
表面図であり、第4図は第3A図におけるrV−rV線
に沿う断面図である。
ている高周波パッケージの、裏面図であり、第3B図は
表面図であり、第4図は第3A図におけるrV−rV線
に沿う断面図である。
これらの図を参照して、誘電体基板20の裏面には、外
部取り出し用電極2を接続するためのRFリード取付は
メタライズ3か設けられている。
部取り出し用電極2を接続するためのRFリード取付は
メタライズ3か設けられている。
RFリード取付はメタライズ3を間隔をおいて取囲むよ
うに、裏面のグランドメタライズ4aが設けられている
。裏面のグランドメタライズ4aには、グランドリード
1か接続されている。誘電体基板20の表面には、ホン
ディングバッド6が設けられており、ポンディングパッ
ド6を取囲むように、表面全面に、表面のグランドメタ
ライズ4bが形成されている。
うに、裏面のグランドメタライズ4aが設けられている
。裏面のグランドメタライズ4aには、グランドリード
1か接続されている。誘電体基板20の表面には、ホン
ディングバッド6が設けられており、ポンディングパッ
ド6を取囲むように、表面全面に、表面のグランドメタ
ライズ4bが形成されている。
このように構成される高周波パッケージは、第5図に示
すように使用される。
すように使用される。
すなわち、第5図を参照して、誘電体基板20の表面側
にICl3を搭載する。そして、外部取り圧し用電極2
をスルーホール19(第3B図をも参照)およびワイヤ
ー21を介してICl3に接続する。その後、金属キャ
ップ22を表面側に接着し、ICl3を保護する。上述
のように構成されるパッケージは、現在量も安価なパッ
ケージであり、かつ表面実装も可能な物である。
にICl3を搭載する。そして、外部取り圧し用電極2
をスルーホール19(第3B図をも参照)およびワイヤ
ー21を介してICl3に接続する。その後、金属キャ
ップ22を表面側に接着し、ICl3を保護する。上述
のように構成されるパッケージは、現在量も安価なパッ
ケージであり、かつ表面実装も可能な物である。
しかしなから、このIC用パッケージは、放熱性か必要
なデイバイスを搭載することかできないという問題点か
あった。
なデイバイスを搭載することかできないという問題点か
あった。
ところで、ICの高出力化、高周波化に伴い、ICの発
熱量は増大しており、放熱性を考慮したICパッケージ
の需要がますます高まっている。
熱量は増大しており、放熱性を考慮したICパッケージ
の需要がますます高まっている。
そこで、第6図に示すような誘電体基板20のICが搭
載される部分に、上下に貫通する貫通口20aを形成し
、裏面側からその貫通口20aを塞ぐように、Cu−W
等の放熱性の良好な金属ベースを張付ける構造の、IC
用パッケージが提案されている。
載される部分に、上下に貫通する貫通口20aを形成し
、裏面側からその貫通口20aを塞ぐように、Cu−W
等の放熱性の良好な金属ベースを張付ける構造の、IC
用パッケージが提案されている。
[発明が解決しようとする課題]
しかしながら、第6図に示すようなIC用パッケージで
は、金属ベース30の厚みに起因する段差が生じる。そ
のため、金属ベース30の凸部か邪魔となり、表面実装
ができない。そのため、実装される基板に、上記凸部を
受入れるための穴を開けるか、あるいはグランドリード
1を折り曲げなければならないという問題点があった。
は、金属ベース30の厚みに起因する段差が生じる。そ
のため、金属ベース30の凸部か邪魔となり、表面実装
ができない。そのため、実装される基板に、上記凸部を
受入れるための穴を開けるか、あるいはグランドリード
1を折り曲げなければならないという問題点があった。
この発明は、上記のような問題点を解決するために成さ
れたもので、良好な放熱性を有し、かつ表面実装が可能
になるように改良されたIC用パッケージを提供するこ
とを目的とする。
れたもので、良好な放熱性を有し、かつ表面実装が可能
になるように改良されたIC用パッケージを提供するこ
とを目的とする。
[課題を解決するための手段]
この発明に係るIC用パッケージは、半導体素子が搭載
される側の一方の面と、外部取り出し用電極が取付けら
れる側の他方の面と、を有する誘電体基板と、上記誘電
体基板の他方の面側に設けられた外部取り8し用電極と
、を備えている。上記誘電体基板には、上記半導体素子
が搭載される部分に、上記一方の面から上記他方の面に
向けて貫通する貫通口が設けられている。当該パッケー
ジは、上記誘電体基板の他方の面に上記貫通口を塞ぐよ
うに設けられ、上記半導体素子から発する熱を放散させ
るための金属ベースを備えている。
される側の一方の面と、外部取り出し用電極が取付けら
れる側の他方の面と、を有する誘電体基板と、上記誘電
体基板の他方の面側に設けられた外部取り8し用電極と
、を備えている。上記誘電体基板には、上記半導体素子
が搭載される部分に、上記一方の面から上記他方の面に
向けて貫通する貫通口が設けられている。当該パッケー
ジは、上記誘電体基板の他方の面に上記貫通口を塞ぐよ
うに設けられ、上記半導体素子から発する熱を放散させ
るための金属ベースを備えている。
上記誘電体基板の上記他方の面と上記外部取り出し用電
極との間には、その厚みが上記金属ベースの厚みと同じ
である介在用部材が、挟まれて設けられている。
極との間には、その厚みが上記金属ベースの厚みと同じ
である介在用部材が、挟まれて設けられている。
この発明の好ましい実施対応によれば、上記誘電体基板
と上記介在用部材は一体的に形成される。
と上記介在用部材は一体的に形成される。
[作用]
この発明に係るIC用パッケージによれば、誘電体基板
の他方の面と外部取り出し用電極との間に、その厚みが
金属ベースの厚みと同じである介在用部材が挟まれて設
けられているので、表面実装の邪魔になる、凸部はなく
なる。
の他方の面と外部取り出し用電極との間に、その厚みが
金属ベースの厚みと同じである介在用部材が挟まれて設
けられているので、表面実装の邪魔になる、凸部はなく
なる。
[実施例]
以下、この発明の一実施例を図について説明する。
第1図は、本発明の一実施例に係るIC用パッケージの
平面図であり、第2図は側面図である。
平面図であり、第2図は側面図である。
これらの図を参照して、実施例に係るIC用パッケージ
40は、半導体素子が搭載される側の一方の面20bと
、外部取り出し用電極1が取付けられる側の他方の面2
0cと、を有する誘電体基板20を備える。誘電体基板
20には、半導体素子が搭載される部分に、一方の面2
0bから他方の面20cに向けて貫通する貫通口20a
が設けられている。IC用パッケージ40は、誘電体基
板20の他方の面20cに、貫通口20aを塞ぐように
、半導体素子から発する熱を放散させるための金属ベー
ス30が設けられている。誘電体基板20の他方の面2
0cと外部取り出し用電極1との間には、その厚みが金
属ベース30と同じ介在用部材31が設けられている。
40は、半導体素子が搭載される側の一方の面20bと
、外部取り出し用電極1が取付けられる側の他方の面2
0cと、を有する誘電体基板20を備える。誘電体基板
20には、半導体素子が搭載される部分に、一方の面2
0bから他方の面20cに向けて貫通する貫通口20a
が設けられている。IC用パッケージ40は、誘電体基
板20の他方の面20cに、貫通口20aを塞ぐように
、半導体素子から発する熱を放散させるための金属ベー
ス30が設けられている。誘電体基板20の他方の面2
0cと外部取り出し用電極1との間には、その厚みが金
属ベース30と同じ介在用部材31が設けられている。
介在用部材31は誘電体基板20と一体的に形成される
。
。
実施例に係るIC用パッケージによれば、介在用部材3
1の厚みを金属ベース30の厚みと同じにしているので
、表面実装の邪魔になる凸部はなくなる。その結果、こ
のIC用パッケージは、表面実装が可能であり、かつ、
良好な熱放射性を有するパッケージとなる。
1の厚みを金属ベース30の厚みと同じにしているので
、表面実装の邪魔になる凸部はなくなる。その結果、こ
のIC用パッケージは、表面実装が可能であり、かつ、
良好な熱放射性を有するパッケージとなる。
次に、具体例を挙げながら、実施例に係るIC用パッケ
ージをさらに詳細に説明する。
ージをさらに詳細に説明する。
パッケージの外径サイズは15mm四角である。
誘電体基板20は、厚さ0.5mmのアルミナである。
誘電体基板20の表面20bには、信号伝送用等のメタ
ライズ配線パターン41が形成される。金属ベース30
にはCu−W合金を用いた。
ライズ配線パターン41が形成される。金属ベース30
にはCu−W合金を用いた。
金属ベース30の厚みは0.5mmである。介在用部材
31は厚さ0.5mmのアルミナであり、誘電体基板2
0と、一体的に焼成形成される。誘電体基板20の裏面
には金属ベース30を取付けるための金属ベース取付は
用パターンが形成される。通常、金属ベース取付は用パ
ターンは、グランドパターンと接続される場合が多い。
31は厚さ0.5mmのアルミナであり、誘電体基板2
0と、一体的に焼成形成される。誘電体基板20の裏面
には金属ベース30を取付けるための金属ベース取付は
用パターンが形成される。通常、金属ベース取付は用パ
ターンは、グランドパターンと接続される場合が多い。
介在用部材31の裏面には、外部取り出し用電極1およ
び信号用リード42を取付けるための外部リード取付は
パターンが形成されている。パッケージの作成は、通常
のセラミックパッケージの組立て工程により行なった。
び信号用リード42を取付けるための外部リード取付は
パターンが形成されている。パッケージの作成は、通常
のセラミックパッケージの組立て工程により行なった。
得られたIC用パッケージは、表面実装可能で、放熱性
も良好なパッケージであった。
も良好なパッケージであった。
なお、上記実施例では、介在用部材31の厚みを金属ベ
ース30の厚みと同じにした場合を例示したが、この発
明はこれに限られるものでなく、介在用部材31の厚み
を金属ベース30の厚みよりも厚くしてもよい。
ース30の厚みと同じにした場合を例示したが、この発
明はこれに限られるものでなく、介在用部材31の厚み
を金属ベース30の厚みよりも厚くしてもよい。
[発明の効果コ
以上説明したとおり、この発明に係るIC用パッケージ
によれば、誘電体基板の他方の面と外部取り出し用電極
との間に、その厚みが金属ベースの厚みと同じである介
在用部材を設けたので、表面実装の邪魔になる、凸部は
なくなる。その結果、当該IC用パッケージは、表面実
装可能で、かつ良好な放熱性を有するパッケージとなる
。
によれば、誘電体基板の他方の面と外部取り出し用電極
との間に、その厚みが金属ベースの厚みと同じである介
在用部材を設けたので、表面実装の邪魔になる、凸部は
なくなる。その結果、当該IC用パッケージは、表面実
装可能で、かつ良好な放熱性を有するパッケージとなる
。
【図面の簡単な説明】
第1図は、この発明の一実施例に係るIC用パッケージ
の平面図であり、第2図は、その側面図である。 第3A図は、従来の高周波用パッケージの裏面図であり
、第3B図は平面図である。 第4図は、第3A図におけるIV−IV線に沿う断面図
である。 第5図は、従来の高周波用パッケージにICチップを搭
載し、金属キャップで封止している半導体装置の断面図
である。 第6図は、放熱用金属ベースを備えた、従来のIC用パ
ッケージの側面図である。 図において、1は外部取り出し用電極、20は誘電体基
板、20aは貫通口、3oは金属ベース、31は介在用
部材である。 なお、各図中、同一符号は同一または相当部分を示す。 特許出願人 住友電気工業株式会社
の平面図であり、第2図は、その側面図である。 第3A図は、従来の高周波用パッケージの裏面図であり
、第3B図は平面図である。 第4図は、第3A図におけるIV−IV線に沿う断面図
である。 第5図は、従来の高周波用パッケージにICチップを搭
載し、金属キャップで封止している半導体装置の断面図
である。 第6図は、放熱用金属ベースを備えた、従来のIC用パ
ッケージの側面図である。 図において、1は外部取り出し用電極、20は誘電体基
板、20aは貫通口、3oは金属ベース、31は介在用
部材である。 なお、各図中、同一符号は同一または相当部分を示す。 特許出願人 住友電気工業株式会社
Claims (1)
- 【特許請求の範囲】 半導体素子が搭載される側の一方の面と、外部取り出し
用電極が取付けられる側の他方の面と、を有する誘電体
基板と、 前記誘電体基板の他方の面側に設けられた外部取り出し
用電極と、を備え、 前記誘電体基板には、前記半導体素子が搭載される部分
に、前記一方の面から前記他方の面に向けて貫通する貫
通口が設けられており、さらに当該パッケージは、前記
誘電体基板の他方の面に前記貫通口を塞ぐように設けら
れ、前記半導体素子から発する熱を放散させるための金
属ベースと、 前記誘電体基板の前記他方の面と前記外部取り出し用電
極との間に挟まれて設けられ、その厚みが前記金属ベー
スの厚みと同じである介在用部材と、 を備えるICパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2326274A JPH04192550A (ja) | 1990-11-27 | 1990-11-27 | Icパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2326274A JPH04192550A (ja) | 1990-11-27 | 1990-11-27 | Icパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04192550A true JPH04192550A (ja) | 1992-07-10 |
Family
ID=18185937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2326274A Pending JPH04192550A (ja) | 1990-11-27 | 1990-11-27 | Icパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04192550A (ja) |
-
1990
- 1990-11-27 JP JP2326274A patent/JPH04192550A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153924A (en) | Multilayered lead frame for semiconductor package | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| US6075288A (en) | Semiconductor package having interlocking heat sinks and method of fabrication | |
| US4340902A (en) | Semiconductor device | |
| JP4437919B2 (ja) | 電子部品パッケージ用emi遮蔽 | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US6326678B1 (en) | Molded plastic package with heat sink and enhanced electrical performance | |
| US6261868B1 (en) | Semiconductor component and method for manufacturing the semiconductor component | |
| GB2317989A (en) | Lead frames for semiconductor packages | |
| US6166435A (en) | Flip-chip ball grid array package with a heat slug | |
| KR950009625B1 (ko) | 유리봉지형 세라믹 패키지 | |
| JPH04192550A (ja) | Icパッケージ | |
| US5650665A (en) | Hybrid integrated circuit device including circuit patterns of different conductivity and circuit elements mounted on an insulating substrate | |
| JP2705030B2 (ja) | リードフレームおよび放熱板および半導体装置 | |
| JP2646994B2 (ja) | ヒートシンク付ピングリッドアレイ | |
| JPH0287655A (ja) | 半導体装置 | |
| US4922379A (en) | Power semiconductor package | |
| JP2550922B2 (ja) | マルチチップモジュールの実装構造 | |
| KR0167281B1 (ko) | 비엘피 패키지 | |
| JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
| JPH11219969A (ja) | 半導体装置 | |
| JPH05275578A (ja) | 半導体装置 | |
| JP3260422B2 (ja) | Icパッケージ | |
| JPH03227535A (ja) | 半導体装置 |