JPH04193066A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JPH04193066A JPH04193066A JP2327323A JP32732390A JPH04193066A JP H04193066 A JPH04193066 A JP H04193066A JP 2327323 A JP2327323 A JP 2327323A JP 32732390 A JP32732390 A JP 32732390A JP H04193066 A JPH04193066 A JP H04193066A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- load
- current
- transistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 57
- 238000009499 grossing Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
め要約のデータは記録されません。
Description
変換して負荷に供給するインバータ装置に関するもので
ある。
5号)の回路図である。以下、その回路構成について説
明する。トランジスタQ、、Q2はバイポーラ型のトラ
ンジスタよりなる。トランジスタQ1のエミッタは、ト
ランジスタQ2のコレクタに接続されている。トランジ
スタQ、、Q2のコレクタ及びエミッタには、タイオー
ドD、、D2のカソード及びアノードが夫々接続されて
いる。トランジスタQ、のベース・エミッタ間には、第
1の矩形波信号が入力されており、トランジスタQ2の
ベース・エミッタ間には、第1の矩形波信号が高レベル
のときに低レベルとなり、第1の矩形波信号が低レベル
のときに高レベルとなる第2の矩形波信号が入力されて
いる。これにより、トランジスタQ、、Q2は交互にオ
ンオフされる。トランジスタQ1のコレクタにはダイオ
ードD、のカソードが接続され、ダイオードD3のアノ
ードはダイオードD4のカソードに接続され、ダイオー
ドD4のアノードはトランジスタQ2のエミッタに接続
されている。トランジスタQ、のコレクタには、コンデ
ンサC2の一端が接続され、コンデンサC2の他端はコ
ンデンサC1の一端に接続され、コンデンサC1の他端
はトランジスタQ2のエミッタに接続されている。トラ
ンジスタQ、、Q2の接続点とコンデンサC2,C3の
接続点の間には、負荷回路Rが接続されている。トラン
ジスタQ、、Q、の接続点は交流電源Vsの一端に接続
されている。
介して、ダイオードD、、D、の接続点に接続されてい
る。インダクタL、、L2の接続点と交流電源Vsの一
端との間には、コンデンサC1が接続されている。イン
ダクタL、とコンデンサC1はACフィルタ3を構成し
ている。また、トランジスタQ、、Q2とダイオードD
、、D2及びコンデンサC2、Cyは、ダイオードD
3.D 、及びインダクタし2と共にチョッパー回路2
を構成し、且つ負荷回路Rと共にインバータ回路1を構
成している。
ジスタQ、がオンすると、インダクタL2、ダイオード
D3、トランジスタQ1を通る経路て交流電源■sから
インダクタL2に電流が流れ、そのt流値は入力交流電
圧Vinの瞬時値に比例した傾きで増加していく。この
とき、トランジスタQ1はインバータ用のスイッチング
素子としても機能し、コンデンサC2からトランジスタ
Q1を介して負荷回路Rに電流を流す。
、ダイオードD3、コンデンサC2、負荷回路R1交流
電源Vsを通る経路、並びに、インダクタL2、ダイオ
ードD3、コンデンサC2、Cz、ダイオードD2、交
流電源Vsを通る経路て、インダクタL2のエネルギー
が放出され、コンデンサC2及びC2を充電する。この
とき、トランジスタQ2がオンしており、コンデンサC
3から負荷回路R、トランジスタQ2を通る経路で、上
記とは逆方向に負荷回路Rに電流を流す。
ンジスタQ1がチョッパー用のスイッチング素子とイン
バータ用のスイッチング素子を兼ね、トランジスタQ2
はインバータ用のスイッチング素子としてだけ機能する
。
ジスタQ2がオンすると、交流電源Vs、トランジスタ
Q2、ダイオードD4、インダクタL2を通る経路で、
インダクタL2に電流が流れ、その電流値は入力交流電
圧Vinの瞬時値に比例した傾きで増加して行く、この
とき、トランジスタQ2はインバータ用のスイッチング
素子としても機能し、コンデンサC1から負荷回路R、
トランジスタQ2を通る経路で負荷回路Rに電流を流す
。
負荷回路R、コンデンサC3、ダイオードD4、インダ
クタL2を通る経路、並びに、交流電源Vs、ダイオー
ドD1、コンデンサC2、Cy、ダイオードD4、イン
ダクタL2を通る経路で、インダクタL2のエネルギー
が放出され、コンデンサC2及びC4を充電する。この
とき、トランジスタQ、がオンしており、コンデンサC
2からトランジスタQ1を介して、上記とは逆方向に負
荷回路Rに電流を流す。
ンジスタQ2がチョッパー用のスイッチング素子とイン
バータ用のスイッチング素子の働きを兼ねて、トランジ
スタQ、はインバータ用のスイッチング素子としてだけ
機能する。
チング素子がチョッパー用スイッチング素子を兼ね、且
つ少ない素子数で構成されており、電力損失が少なく、
回路構成も簡単になるという利点がある。また、上記回
路にあっては、交流電源Vsの半サイクル毎に各トラン
ジスタQ、、Q2が交互にチョッパー用のスイッチング
素子として働くので、スイッチング素子1涸当たりのス
トレスが軽減されるという利点があり、またスイッチン
グ素子(トランジスタQ、、Q2)の電力損失のバラン
スが取れているので、例えば放熱構造は同じで良い、さ
らに、スイッチング素子(トランジスタQ、、Q2)は
インバータ用のスイッチング素子としても動作している
から、別個にチョッパー駆動回路を設ける必要がなく、
また駆動回路の構成も簡単化される。なお、交流電源V
sとインダクタL2の間に、ACフィルタ3を挿入して
入力電流を連続的にすることにより、入力電流歪率を低
減することができ、また、入力電流を入力電圧と同相の
正弦波にできるので、入力力率はほぼ1となることは言
うまでもない。
は比較的大容量のコンデンサとする必要があるが、第1
11図に示すように、大容量のコンデンサC8を1つ設
け、コンデンサC2,C3は小容量のコンデンサとする
方式もある。
ョッパー回路とインバータ回路のスイッチング素子を兼
用せずに別個で使用した場合に比べて大きくなる。した
がって、スイッチング素子てのロスが大きくなる。この
ため、スイッチング素子を大きい容量のものにするか、
放熱対策が必要となる。また、エネルギーの面から見る
と、DC−DC変換であるチョッパー回路とDC−AC
変換であるインバータ回路の2つの変換過程を通るので
、その間てのロスも大きくなる。したかって、回路総合
効率(負荷の消費電力−人力電力)には限界がある。
の目的とするところは、インバータ装置の入力力率を高
く、入力電流高調波を低く保ちつつ、簡単な回路構成で
回路総合効率を向上させることにある。
するために、第1図に示すように、全波整流器DBの交
流入力端子に商用電源Vsを接続し、全波整流器DBの
直流出力端子に平滑用コンデンサC1を接続し、交互に
オン・オフされる第1及び第2のスイッチング素子(ト
ランジスタQ、。
、少なくとも一方のスイッチング素子に負荷2を含むイ
ンピーダンス回路を接続し、第1及び第2のスイッチン
グ素子の接続点と全波整流器DBの交流入力端子の一端
の間にインバータ電流の通電経路を構成したことを特徴
とするものである。
第2のトランジスタQ、、Q2の接続点と、ダイオード
D3〜D6よりなる全波整流器DBの交流入力端子の一
端Aとの間に、インバータ電流の通電経路を構成したの
で、交流電源Vsがら直接的に負荷2へ電流を流すこと
ができ、複数の変換過程を通らない。したがって、従来
例に比べると、電力の変換過程が減ることにより、回路
効率を高くすることができる。
3 、 D −、D 5. D sは全波整流器DBを
構成している。この全波整流器DBの交流入力端子は、
インダクタL1とコンデンサC1よりなるフィルター回
路を介して交流電源Vsに接続されている。全波整流器
DBの直流出力端子には、大容量のコンデンサC1が並
列接続されている。以上の回路により整流平滑回路か構
成されている。また、平滑コンデンサC1には、小容量
のコンデンサC2,C。
2の直列回路とが並列的に接続されており、各トランジ
スタQ、、Q2にはダイオードD、、D2がそれぞれ逆
並列接続されている。トランジスタQ1゜Q2の接続点
と、コンデンサC2,C、の接続点Bとの間には、負荷
Zが接続されている。以上の回路によりハーフブリッジ
式のインバータ回路が構成されており、トランジスタQ
、、Q2が交互にオン・オフすることにより、負荷2に
高周波電流を流すことができる。
一端(ダイオードD、、D4の接続点)Aと、コンデン
サC2,C、の接続点Bとを接続したことにある。これ
により、入力電圧Vinが正の期間に、トランジスタQ
1がオンすると、交流電源Vsからフィルター回路を介
してダイオードD5、トランジスタQ1、負荷Z、接続
点B、接続点A、交流電源V’Sの経路で電流が流れて
、交流電源Vsから負荷Zに直接的に電流を流すことが
てきる。また、入力電圧Vinが負の期間に、トランジ
スタQ2かオンすると、交流電源Vsからフィルター回
路を介して接続点A、接続点B、負荷Z、トランジスタ
Q2、ダイオードD6、交流電源Vsの経路て電流が流
れて、やはり交流電源VSから負荷Zに直接的に電流を
流すことができる。
圧VinがコンデンサC2の電圧よりも高い期間でない
と流れない。また、入力電圧Vinが負の期間では、入
力電圧■iiがコンデンサC0の電圧よりも高い期間で
ないと流れない。このなめ、コンデンサC2、Cyの容
量は小さいほど、入力電流が広い期間にわたって流れる
ようになる。例えば、コンデンサC2,C3の容量をト
ランジスタQ1゜Q2のスイッチング周期内で電荷を完
全に放出し切る程度に設定すると、交流電源VSの商用
周期の全期間にわたって、入力電流が流れることになる
6したがって、入力力率が高く、入力電流高調波も小さ
くなる。
になる。図中、Vinは入力電圧、Iはフィルター回路
で高周波成分を除去する前の入力電流、Iinはフィル
ター回路て高周波成分を除去した後の入力電流、Izは
負荷電流である。
に電流を流すようにしたので、複数の変換過程を通らず
、回路効率の高いインバータ装置となる。また、スイッ
チング素子に流れる電流はインバータ負荷に流れる電流
のみて、従来例に比べてロスは小さい。また、コンデン
サC1の電圧は従来例に比べて半分程度となり、回路素
子の耐圧も小さくなる。さらに、回路構成も非常に簡単
である。
バータを構成している。トランジスタQ、。
供給される。z2及びZ、はインピーダンス素子であり
、例えば、第1図のコンデンサC2,C。
ーダンス素子Z、は無くても良い。
Aとインバータ回路の負荷Zの一端Bとの間にインピー
ダンス素子Z1を接続し、さらに、トランジスタQ、、
Q2の接続点Cとの間に負荷Zを接続したことである。
ンジスタQ1がオンすると、交流電源VSからフィルタ
ー回路を介してダイオードD5、トランジスタQ1、接
続点C1負荷Z、接続点B、インピーダンス素子z1、
接続点A、交流;源Vsの経路で交流電源Vsから負荷
Zに直接的に電流が流れる。入力電圧Vinが負の期間
では、トランジスタQ2がオンすると、交流電源Vsか
らフィルター回路を介して接続点A、インピーダンス素
子22、接続点B、負荷2、接続点C、トランジスタQ
2、ダイオードD6、交流電源Vsの経路で、やはり交
流電源Vsから負荷Zに直接的に電流を流す。
ようにしたので、複数の変換過程を通らず、回路効率の
高いインバータ装置となる。また、スイッチング素子に
流れる電流は、インバータ負荷に流れるit流のみて従
来例に比べてロスは小さい。さらに、入力力率が高く、
入力電流高調波が少ないことは言うまても無い。
は、第5図以降の具体的実施例で説明する。
ている。Z2はインバータの振動要素である。本回路の
特徴は全波整流器DBの交流入力端子の一端Aとインバ
ータ回路の一端Bとの間にインピーダンス素子Z1を接
続し、さらに、スイッチング素子の接続点Cとの間にイ
ンバータ振動要素z2を接続したことである。
ンジスタQ1かオンすると、交流電源V 、sからフィ
ルター回路を介してダイオードD3、トランジスタQ1
、接続点C、インバータ振動要素Z2、接続点B、イン
ピーダンス素子Z1、接続点A、交流電源Vsの経路を
通って、交流電源Vsがらインバータ回路に直接的に電
流を流す。入力電圧Vinが負の期間では、トランジス
タQ2がオンすると、交流電源VSからフィルター回路
を介して接続点A、インピーダンス素子z1、接続点B
、インバータ振動要素Z2、接続点C、トランジスタQ
2、ダイオードD6、交流電源■sの経路を通って、交
流電源Vsがらインバータ回路に直接的に電流を流す。
要素Z2がスイッチングされて、チョッパー回路のよう
な働きをする。したがって、インバータ振動要素z2は
チョッパーとしてもインバータとしても作用することに
なり、回路の共用化はスイッチング素子だけでなく、回
路素子も共用化されていることになる。インピーダンス
素子21とインバータ振動要素z2を流れる電流は、一
部が負荷Zにも流れ、やはり回路効率は従来例に比べて
改善される。また、入力力率が高く、入力電流高調波が
少なくなることは言うまでも無い。
り、放電灯faにコンデンサC6を並列接続し、インダ
クタL2を直列接続した放電灯点灯回路を第3図の負荷
Zとしたちのである。また、インピーダンス素子2.、
.2..2.として、コンデンサCa 、 C3、C2
をそれぞれ用いたものである。
述の実施例2では、負荷電流■に商用交流成分が重畳し
たような波形となっており、このため、放電灯1aのち
らつきが生していたが、本回路ではコンデンサC6が負
荷電流の商用交流成分をカットしているので、放電灯1
aには商用交流成分の無い平滑された電流11!aが流
れ、ちらつきなどは生しない。また、回路効率が良く、
入力力率か高く、入力電流高調波が少ないのは、勿論で
ある。
り、インピーダンス素子Z1として、インダクタし、と
コンデンサC6の直列回路を用いると共に、インバータ
振動要素Z2としてインダクタL2を用いたものである
。また、負荷Zとしては、放電灯1aにコンデンサC5
を並列接続し、コンデンサC1を直列接続した放電灯点
灯回路を用いている。なお、コンデンサ゛CGは無くて
も−良い。また、インピーダンス素子Z3として、第5
図に示すようなコンデンサC2を、コンデンサc′1の
正極とコンデンサC3の負荷側端子の間に接続しても良
い。
荷電流11aの振幅が入力電圧Vinの太きさに反比例
している。このため、この回路は電源変動補償が自動的
になされる。なぜなら、負荷電流の振幅の最大値はコン
デンサCIの電圧値で決まり、振幅の最小値は電源電圧
の大きさで決まる。
電圧が上昇し、したがって、負荷電流の振幅の最大値が
大きくなる。一方、振幅の最小値は小さくなるので、商
用周期で平均すると、負荷電流の実効値は変動の前後で
余り変化しないことになる9また、回路効率が良く、入
力力率が高く、入力電流高調波が少ないのは勿論である
。
デンサC9の並列回路を、インダクタL2と置き換えた
ものである。これは、第3図に示す回路を具体化したも
のであり、そのインピーダンス素子ZIとして、インダ
クタL3とコンデンサc6の直列回路を用い、インピー
ダンス素子Z2として、インダクタL2とコンデンサC
3の直列回路を用いたものである。また、負荷2として
は、放電灯1aとコンデンサC5の並列回路を用いたも
のである。
ンサで直流電圧に変換し、平滑コンデンサの両端間に直
列的に接続された第1及び第2のスイッチング素子を交
互にオン・オンすることにより、少なくとも一方のスイ
ッチング素子に接続された負荷を含むインピーダンス回
路にインバータ電流を通電するようにしたインバータ装
置において、第1及び第2のスイッチング素子の接続点
と全波整流器の交流入力端子の一端との間にインバータ
を流の通電経路を構成したので、交流電源から直接的に
負荷又はインバータ回路へ電流を流すことができ、複数
の変換過程を通らず、したがって、回路効率を高くする
ことができるという効果がある。
動作波形図、第3図は本発明の第2実施例の回路図、第
4図は本発明の第3実施例の回路図、第5図は本発明の
第4実施例の回路図、第6図は同上の動作波形図、第7
図は本発明の第5実施例の回路図、第8図は同上の動作
波形図、第9図は本発明の第6実施例の回路図、第10
図は従来例の回路図、第11図は他の従来例の回路図で
ある。 C0〜C1はコンデンサ、D、〜D6はダイオード、D
Bは全波整流器、L、はインダクタ、Q、、Qhはトラ
ンジスタ、Vsは交流電源、Zは負荷である。
Claims (1)
- (1)全波整流器の交流入力端子に商用電源を接続し、
全波整流器の直流出力端子に平滑用コンデンサを接続し
、交互にオン・オフされる第1及び第2のスイッチング
素子の直列回路を平滑用コンデンサに並列接続し、少な
くとも一方のスイッチング素子に負荷を含むインピーダ
ンス回路を接続し、第1及び第2のスイッチング素子の
接続点と全波整流器の交流入力端子の一端の間にインバ
ータ電流の通電経路を構成したことを特徴とするインバ
ータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327323A JP2878448B2 (ja) | 1990-11-27 | 1990-11-27 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327323A JP2878448B2 (ja) | 1990-11-27 | 1990-11-27 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04193066A true JPH04193066A (ja) | 1992-07-13 |
| JP2878448B2 JP2878448B2 (ja) | 1999-04-05 |
Family
ID=18197858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2327323A Expired - Lifetime JP2878448B2 (ja) | 1990-11-27 | 1990-11-27 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2878448B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998048506A1 (en) * | 1997-04-22 | 1998-10-29 | Nippo Electric Co., Ltd. | Neutral-point inverter |
-
1990
- 1990-11-27 JP JP2327323A patent/JP2878448B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998048506A1 (en) * | 1997-04-22 | 1998-10-29 | Nippo Electric Co., Ltd. | Neutral-point inverter |
| US6281636B1 (en) | 1997-04-22 | 2001-08-28 | Nippo Electric Co., Ltd. | Neutral-point inverter |
| EP0928061A4 (en) * | 1997-04-22 | 2004-05-12 | Nippon Electric Co | NEUTRAL POINT INVERTER |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2878448B2 (ja) | 1999-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2056010C (en) | Inverter device for stable, high power-factor input current supply | |
| US6909622B2 (en) | Quasi active power factor correction circuit for switching power supply | |
| US6417631B1 (en) | Integrated bridge inverter circuit for discharge lighting | |
| WO2003065539A1 (en) | Power factor correcting circuit for uninterrupted power supply | |
| CN106849708B (zh) | 一种pfc整流装置 | |
| WO2020052617A1 (zh) | 一种无桥三整流Boost电源电路 | |
| CN206099766U (zh) | 可调输出功率的有源pfc+软开关功率变换器 | |
| CN106059294A (zh) | 可调输出功率的有源pfc+软开关功率变换器及变换方法 | |
| CN108923637A (zh) | 一种降压式非隔离三相pfc变换器及其控制方法 | |
| JP2878448B2 (ja) | インバータ装置 | |
| CN110289755A (zh) | 高功率因数DCM Buck-Flyback PFC变换器 | |
| JP2690042B2 (ja) | インバータ装置 | |
| JPH02202365A (ja) | 電源装置 | |
| JP2000341967A (ja) | インバータ装置 | |
| JP3085703B2 (ja) | インバータ装置 | |
| JPH1066351A (ja) | 電源装置 | |
| JP2677402B2 (ja) | インバータ装置 | |
| CN2469654Y (zh) | 多灯管同时启亮式电子镇流器 | |
| CN111082678B (zh) | 一种对称充电泵高功率因数ac/dc变换器 | |
| JP3252394B2 (ja) | インバータ装置 | |
| JPH03245775A (ja) | インバータ装置 | |
| JPH0487564A (ja) | 整流平滑装置 | |
| CN106879110A (zh) | 一种基于无桥pfc的led驱动电路 | |
| JP3261706B2 (ja) | インバータ装置 | |
| JP2000312479A (ja) | 電源装置および放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |