JPH04193084A - Ｆｇ信号発生回路 - Google Patents
Ｆｇ信号発生回路Info
- Publication number
- JPH04193084A JPH04193084A JP2327154A JP32715490A JPH04193084A JP H04193084 A JPH04193084 A JP H04193084A JP 2327154 A JP2327154 A JP 2327154A JP 32715490 A JP32715490 A JP 32715490A JP H04193084 A JPH04193084 A JP H04193084A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- zero
- fluctuation
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、Ｖ Ｔ Ｒ（Ｖｉｄｅｏ Ｔａｐｅ Ｒｅｃ
ｏｒｄｅｒ）等の磁気記録再生装置の記録再生を安定化
させるＦＧ（Ｆｒｅｑｕｅｎｃｙ Ｇｅｎｅｒａｔｏｒ
）信号を形成するＦＧ信号発生回路に関するものであり
、詳細には、モータ回転時に生じるモータ逆起電力（Ｅ
ＭＦ）を利用して形成されたＦＧＣ信号ジッタを補正す
るＦＧ信号発生回路に関するものである。
ｏｒｄｅｒ）等の磁気記録再生装置の記録再生を安定化
させるＦＧ（Ｆｒｅｑｕｅｎｃｙ Ｇｅｎｅｒａｔｏｒ
）信号を形成するＦＧ信号発生回路に関するものであり
、詳細には、モータ回転時に生じるモータ逆起電力（Ｅ
ＭＦ）を利用して形成されたＦＧＣ信号ジッタを補正す
るＦＧ信号発生回路に関するものである。
ＶＴＲ等の磁気記録再生装置は、磁気テープと磁気ヘッ
ドとの相対速度を一定にすると共に位相を同期すること
で、高精度な記録再生を行うようになっている。この際
、Ｌ記の相対速度は、磁気テープの走行速度と磁気”
７Ｆを設けた回転−・７トドラムの回転速度とで決定さ
れるようになっており、１記の走行速度および回転速度
は、磁気テープを走行させるキャプスタン軸を回転させ
るキャプスタンモータおよび回転ヘノトドうムを回転さ
せるドラムモータからそれぞれ出力されろＦ Ｃ信号で
制御されるようになっている。
ドとの相対速度を一定にすると共に位相を同期すること
で、高精度な記録再生を行うようになっている。この際
、Ｌ記の相対速度は、磁気テープの走行速度と磁気”
７Ｆを設けた回転−・７トドラムの回転速度とで決定さ
れるようになっており、１記の走行速度および回転速度
は、磁気テープを走行させるキャプスタン軸を回転させ
るキャプスタンモータおよび回転ヘノトドうムを回転さ
せるドラムモータからそれぞれ出力されろＦ Ｃ信号で
制御されるようになっている。
上記のＦＧ信号は、キャプスタンモータやドラムモータ
のモータ回転時に生じるモータ逆起電力を利用して形成
される場合が多く、例えばドラムモータの場合には、ド
ラムモ・−夕のロータにパターン化して設けられたＦＧ
マグネントと、二のドＧマグネントに対向して設けられ
たＦＧコイルとで生じるモータ逆起電力がＦＧ信号発生
回路でＦＧ信号に形成されるようになっている。
のモータ回転時に生じるモータ逆起電力を利用して形成
される場合が多く、例えばドラムモータの場合には、ド
ラムモ・−夕のロータにパターン化して設けられたＦＧ
マグネントと、二のドＧマグネントに対向して設けられ
たＦＧコイルとで生じるモータ逆起電力がＦＧ信号発生
回路でＦＧ信号に形成されるようになっている。
上記のＦＧ，信号発生回路は、従来、第５図に示すよう
に、ドラムモータ３１の各コイル３１ａ・３１ｂ・３１
ｃに接続され、各コイル３１ａ・３１ｂ・３１ｃで生じ
たモータ逆起電力がゼロクロス電圧を横切る一致時点を
検出するＥＭＦ （Ｅｌｅｃｔｒｏｍｏｔｉｖｅ Ｆｏ
ｒｃｅ ）比較回路３２と、ドラムモータ３１の各コイ
ル３１ａ・３１ｂ・３１ｃへの印加電圧を制御するＣ
Ｌ （Ｃｏｍｍｕｔａｔｉｏｎ Ｌｏｇｊｃ）回路３３
と、印加電圧を出力するタイミングを制御するＣ Ｄ
（Ｃｏｍｍｕｔａｔｉｏｎ Ｄｅｌａｙ）回路３４と、
モータ逆起電力がゼロクロス電圧を横切る際にＦＧ信号
を出力するＦＧ信号出力回路３５とからなっている。そ
して、ドラムモータ３１の回転速度は、各コイル３１ａ
・３１ｂ・３１ｃからのモータ逆起電力を基にしたＦＧ
信号が所定の周期となるように制御されることで、安定
化されるようになっている。
に、ドラムモータ３１の各コイル３１ａ・３１ｂ・３１
ｃに接続され、各コイル３１ａ・３１ｂ・３１ｃで生じ
たモータ逆起電力がゼロクロス電圧を横切る一致時点を
検出するＥＭＦ （Ｅｌｅｃｔｒｏｍｏｔｉｖｅ Ｆｏ
ｒｃｅ ）比較回路３２と、ドラムモータ３１の各コイ
ル３１ａ・３１ｂ・３１ｃへの印加電圧を制御するＣ
Ｌ （Ｃｏｍｍｕｔａｔｉｏｎ Ｌｏｇｊｃ）回路３３
と、印加電圧を出力するタイミングを制御するＣ Ｄ
（Ｃｏｍｍｕｔａｔｉｏｎ Ｄｅｌａｙ）回路３４と、
モータ逆起電力がゼロクロス電圧を横切る際にＦＧ信号
を出力するＦＧ信号出力回路３５とからなっている。そ
して、ドラムモータ３１の回転速度は、各コイル３１ａ
・３１ｂ・３１ｃからのモータ逆起電力を基にしたＦＧ
信号が所定の周期となるように制御されることで、安定
化されるようになっている。
しかしながら、上記従来のＦＧ信号発生回路では、ＦＧ
信号自身にジッタを有した状態でＦＧ信号を出力するた
め、ドラムモータ３１の回転速度を充分に安定化させる
ことができないという問題がある。
信号自身にジッタを有した状態でＦＧ信号を出力するた
め、ドラムモータ３１の回転速度を充分に安定化させる
ことができないという問題がある。
即ち、モータ逆起電力は、ドラムモータ３１の各コイル
３１ａ・３１ｂ・３１ｃがＦＧマグネントに近接して移
動することで生じるが、上記の各コイル３１ａ・３１ｂ
・３１ｃおよびＦＧマグネットは、それぞれ位相公差お
よび着磁パターンの分割公差を有している。従って、上
記のモータ逆起電力がゼロクロス電圧を横切る点は、コ
イル３１ａ・３１ｂ・３１ｃの位相公差と着磁パターン
の分割公差とでバラツキを有することになり、このバラ
ツキは、モータ逆起電力がゼロクロス電圧を横切る際に
出力されるＦＧ信号自身にジッタを招来させることにな
る。
３１ａ・３１ｂ・３１ｃがＦＧマグネントに近接して移
動することで生じるが、上記の各コイル３１ａ・３１ｂ
・３１ｃおよびＦＧマグネットは、それぞれ位相公差お
よび着磁パターンの分割公差を有している。従って、上
記のモータ逆起電力がゼロクロス電圧を横切る点は、コ
イル３１ａ・３１ｂ・３１ｃの位相公差と着磁パターン
の分割公差とでバラツキを有することになり、このバラ
ツキは、モータ逆起電力がゼロクロス電圧を横切る際に
出力されるＦＧ信号自身にジッタを招来させることにな
る。
これにより、ドラムモータ３１の回転速度は、ジッタを
有したＦＧ信号で制御されるため、上記のジッタ以上に
安定化させることができないことになり、このＦＧ信号
自身のジッタは、回転速度の一層の安定化が望まれる磁
気記録再生装置にとって大きな問題となっている。従っ
て、本発明においては、ＦＧ信号自身のジッタを低減す
ることで、ドラムモータ３１の回転速度を一層安定化さ
せることができるＦＧ信号発生回路を提供することを目
的としている。
有したＦＧ信号で制御されるため、上記のジッタ以上に
安定化させることができないことになり、このＦＧ信号
自身のジッタは、回転速度の一層の安定化が望まれる磁
気記録再生装置にとって大きな問題となっている。従っ
て、本発明においては、ＦＧ信号自身のジッタを低減す
ることで、ドラムモータ３１の回転速度を一層安定化さ
せることができるＦＧ信号発生回路を提供することを目
的としている。
〔課題を解決するための手段］
本発明に係るＦＧ信号発生回路は、上記課題を解決する
ために、モータ逆起電力とゼロクロス電圧との一致時点
を基準としてＦＧ信号を出力するＦＧ信号発生回路にお
いて、上記ＦＧ信号のジッタを検出し、検出したジッタ
に基づいて上記ゼロクロス電圧を補正するゼロクロス電
圧補正手段であるＦＧ周期測定回路、ローパスフィルタ
、およびゼロクロス補正回路を有していることを特徴と
している。
ために、モータ逆起電力とゼロクロス電圧との一致時点
を基準としてＦＧ信号を出力するＦＧ信号発生回路にお
いて、上記ＦＧ信号のジッタを検出し、検出したジッタ
に基づいて上記ゼロクロス電圧を補正するゼロクロス電
圧補正手段であるＦＧ周期測定回路、ローパスフィルタ
、およびゼロクロス補正回路を有していることを特徴と
している。
上記の構成によれば、ゼロクロス電圧は、ゼロクロス電
圧補正手段でＦＧ信号のジッタに基づいて補正されるよ
うになっており、このゼロクロス電圧の補正は、モータ
逆起電力との一致時点も補正させることになる。従って
、モータ逆起電力とゼロクロス電圧との一致時点を基準
として出力されるＦＧ信号は、基準となる一致時点の補
正によりジッタが補正されることになり、ＦＧ信号発生
回路は、ＦＧ信号を用いた制御を一層安定化させること
を可能にしている。
圧補正手段でＦＧ信号のジッタに基づいて補正されるよ
うになっており、このゼロクロス電圧の補正は、モータ
逆起電力との一致時点も補正させることになる。従って
、モータ逆起電力とゼロクロス電圧との一致時点を基準
として出力されるＦＧ信号は、基準となる一致時点の補
正によりジッタが補正されることになり、ＦＧ信号発生
回路は、ＦＧ信号を用いた制御を一層安定化させること
を可能にしている。
〔実施例］
本発明の一実施例を第１図ないし第４図に基づいて説明
すれば、以下の通りである。
すれば、以下の通りである。
本実施例に係るＦＧ信号発生回路は、第１図に示すよう
に、磁気記録再生装置の回転ヘントドラムを回転させる
ドラムモータ１に接続されている。このドラムモータ１
は、第２図に示すように、９コイルとされた３系統のコ
イル１ａ・１ｂ・ＩＣを有しており、これらのコイル１
ａ・１ｂ・ＩＣには、１２分割の着磁パターンを有する
ＦＧマグネット２が対向して配設されている。そして、
上記の各コイル１ａ・１ｂ・１ｃは、ＦＧマグネント２
に近接して移動することで、モータ逆起電力を発生する
ようになっている。
に、磁気記録再生装置の回転ヘントドラムを回転させる
ドラムモータ１に接続されている。このドラムモータ１
は、第２図に示すように、９コイルとされた３系統のコ
イル１ａ・１ｂ・ＩＣを有しており、これらのコイル１
ａ・１ｂ・ＩＣには、１２分割の着磁パターンを有する
ＦＧマグネット２が対向して配設されている。そして、
上記の各コイル１ａ・１ｂ・１ｃは、ＦＧマグネント２
に近接して移動することで、モータ逆起電力を発生する
ようになっている。
上記の各コイル１ａ・１ｂ・ＩＣは、第１図に示すよう
に、一端部が共通して接続された後、ＥＭＦ比較回路３
に接続されている。また、このＥＭＦ比較回路３には、
各コイル１ａ・１ｂ・ＩＣの他端部も接続されており、
コイル１ａ・１ｂ・１ｃの各他端部と一端部とは、ＥＭ
Ｆ比較回路３のコンパレータ回路３ａ・３ｂ・３Ｃに接
続されている。そして、上記のコンパレータ回路３ａ・
３ｂ・３ｃは、コイル１ａ・１ｂ・１ｃで生じたモータ
逆起電力がゼロクロス電圧を横切る一致時点でゼロクロ
ス信号を出力するようになっている。
に、一端部が共通して接続された後、ＥＭＦ比較回路３
に接続されている。また、このＥＭＦ比較回路３には、
各コイル１ａ・１ｂ・ＩＣの他端部も接続されており、
コイル１ａ・１ｂ・１ｃの各他端部と一端部とは、ＥＭ
Ｆ比較回路３のコンパレータ回路３ａ・３ｂ・３Ｃに接
続されている。そして、上記のコンパレータ回路３ａ・
３ｂ・３ｃは、コイル１ａ・１ｂ・１ｃで生じたモータ
逆起電力がゼロクロス電圧を横切る一致時点でゼロクロ
ス信号を出力するようになっている。
上記のＥＭＦ比較回路３の各コンパレータ回路３ａ・３
ｂ・３Ｃは、ＣＬ回路４に接続されており、このＣＬ回
路４にゼロクロス信号を出力するようになっている。こ
のＣＬ回路４は、ＣＤ回路５とＦＧ信号出力回路６とに
接続されており、これらのＣＤ回路５とＦＧ信号出力回
路６とにゼロクロス信号を出力するようになっている。
ｂ・３Ｃは、ＣＬ回路４に接続されており、このＣＬ回
路４にゼロクロス信号を出力するようになっている。こ
のＣＬ回路４は、ＣＤ回路５とＦＧ信号出力回路６とに
接続されており、これらのＣＤ回路５とＦＧ信号出力回
路６とにゼロクロス信号を出力するようになっている。
また、上記のＣＬ回路４には、トラムモータ１のコイル
１ａ・１ｂ・ＩＣの一端部が接続されており、これらの
コイル１ａ・１ｂ・ＩＣに出力する印加電圧を制御する
ようになっている。さらに、ＣＬ回路４には、遅延出力
信号を出力するＣＤ回路５の出力側が接続されており、
ＣＬ回路４は、ＣＤ回路５から出力される遅延出力信号
を受信した際に印加電圧を出力するようになっている。
１ａ・１ｂ・ＩＣの一端部が接続されており、これらの
コイル１ａ・１ｂ・ＩＣに出力する印加電圧を制御する
ようになっている。さらに、ＣＬ回路４には、遅延出力
信号を出力するＣＤ回路５の出力側が接続されており、
ＣＬ回路４は、ＣＤ回路５から出力される遅延出力信号
を受信した際に印加電圧を出力するようになっている。
上記のＣＤ回路５には、抵抗器１９・２１が接続されて
おり、これらの各抵抗器１９・２１には、コンデンサ２
０・２２が接続されている。そして、これらの抵抗器１
９・２１とコンデンサ２０・２２とは、ＣＤ回路５で充
電されるモノマルチ信号Ｍ１ ・Ｍ２の時定数を決定す
るようになっており、モノマルチ信号Ｍ、−Ｍ２は、モ
ータ逆起電力が上昇する際に出力されるゼロクロス信号
で充電を開始し、モータ逆起電力が下降する際に出力さ
れるゼロクロス信号で充電を終了するようになっている
。そして、遅延出力信号は、上記のモノマルチ信号Ｍ、
・Ｍ２の立ち上がり開始点と終了点とを１／２分周した
通電切換信号の立ち下がりエンジで出力されるようにな
っている。
おり、これらの各抵抗器１９・２１には、コンデンサ２
０・２２が接続されている。そして、これらの抵抗器１
９・２１とコンデンサ２０・２２とは、ＣＤ回路５で充
電されるモノマルチ信号Ｍ１ ・Ｍ２の時定数を決定す
るようになっており、モノマルチ信号Ｍ、−Ｍ２は、モ
ータ逆起電力が上昇する際に出力されるゼロクロス信号
で充電を開始し、モータ逆起電力が下降する際に出力さ
れるゼロクロス信号で充電を終了するようになっている
。そして、遅延出力信号は、上記のモノマルチ信号Ｍ、
・Ｍ２の立ち上がり開始点と終了点とを１／２分周した
通電切換信号の立ち下がりエンジで出力されるようにな
っている。
一方、上記のＣＬ回路４に接続されたＦＧ信号出力回路
６は、後述のローパスフィルタ１５とゼロクロス補正回
路２３とでゼロクロス電圧補正手段を構成するＦＧ周期
測定回路７に接続されていると共に、図示しない外部回
路に接続されており、ＦＧ周期測定回路７および外部回
路にゼロクロス信号を基にして形成したＦＧ倍信号出力
するようになっている。上記のＦＧ周期測定回路７には
、抵抗器８と水晶発振器９とコンデンサ１０・ＩＯとが
接続されており、水晶発振器９は、ＦＧ信号のパルス幅
と比較されるＲＥＦカウンタ信号を形成する基準クロッ
クを出力するようになっている。
６は、後述のローパスフィルタ１５とゼロクロス補正回
路２３とでゼロクロス電圧補正手段を構成するＦＧ周期
測定回路７に接続されていると共に、図示しない外部回
路に接続されており、ＦＧ周期測定回路７および外部回
路にゼロクロス信号を基にして形成したＦＧ倍信号出力
するようになっている。上記のＦＧ周期測定回路７には
、抵抗器８と水晶発振器９とコンデンサ１０・ＩＯとが
接続されており、水晶発振器９は、ＦＧ信号のパルス幅
と比較されるＲＥＦカウンタ信号を形成する基準クロッ
クを出力するようになっている。
上記のＦＧ周期測定回路７は、ＦＧ信号のパルス幅とＲ
ＥＦカウンタ信号との比較結果からＰＷＭ信号を出力す
るようになっている。このＰＷＭ信号は、上記のパルス
幅とＲＥＦカウンタ信号とが等しいときに５０％のデユ
ーティ比を有するように設定されており、パルス幅とＲ
ＥＦカウンタ信号とに差を生した場合には、その差に対
応したデユーティ比を有するＰＷＭ信号を出力するよう
になっている。
ＥＦカウンタ信号との比較結果からＰＷＭ信号を出力す
るようになっている。このＰＷＭ信号は、上記のパルス
幅とＲＥＦカウンタ信号とが等しいときに５０％のデユ
ーティ比を有するように設定されており、パルス幅とＲ
ＥＦカウンタ信号とに差を生した場合には、その差に対
応したデユーティ比を有するＰＷＭ信号を出力するよう
になっている。
上記のＰＷＭ信号を出力するＦＧ周期測定回路７は、抵
抗器１１・１３と電界コンデンサ１２・１４とからなる
ローパスフィルタ１５に接続すれている。このローパス
フィルタ１５は、ＰＷＭ信号を直流電圧に変換するよう
になっており、例えば５０％のデユーティ比を有するＰ
ＷＭ信号の場合には、２．５■の直流電圧に変換するよ
うに設定されている。
抗器１１・１３と電界コンデンサ１２・１４とからなる
ローパスフィルタ１５に接続すれている。このローパス
フィルタ１５は、ＰＷＭ信号を直流電圧に変換するよう
になっており、例えば５０％のデユーティ比を有するＰ
ＷＭ信号の場合には、２．５■の直流電圧に変換するよ
うに設定されている。
上記のローパスフィルタ１５は、ゼロクロス補正回路２
３およびジッタ補正回路１６に接続されており、ゼロク
ロス補正回路２３は、上述のＥＭＦ比較回路３に接続さ
れている。そして、このゼロクＯスｍｆ回！２’３は、
ローパスフィルタ１５からの直流電圧に応じた補正信号
をＥＭＦ比較回路３に出力し、５０％のデユーティ比を
有するＰＷＭ信号となるように、ＥＭＦ比較回路３のゼ
ロクロス電圧を上下動させるようになっている。
３およびジッタ補正回路１６に接続されており、ゼロク
ロス補正回路２３は、上述のＥＭＦ比較回路３に接続さ
れている。そして、このゼロクＯスｍｆ回！２’３は、
ローパスフィルタ１５からの直流電圧に応じた補正信号
をＥＭＦ比較回路３に出力し、５０％のデユーティ比を
有するＰＷＭ信号となるように、ＥＭＦ比較回路３のゼ
ロクロス電圧を上下動させるようになっている。
一方、ジッタ補正Ｕ路１６は、複数の基１！電圧と比較
可能なコンパレータ回路１６ａを有していると共に、２
系統のスイッチ部１６ｂ・１６ｃを有しており、スイッ
チ部１６ｂ・１６ｃは、コンパレータ回路１６ａで直流
電圧が基準電圧と比較された結果を基にして切り換えら
れるようになっている。
可能なコンパレータ回路１６ａを有していると共に、２
系統のスイッチ部１６ｂ・１６ｃを有しており、スイッ
チ部１６ｂ・１６ｃは、コンパレータ回路１６ａで直流
電圧が基準電圧と比較された結果を基にして切り換えら
れるようになっている。
上記の一方のスイッチ部１６ｂには、複数の抵抗器１７
ａ１７ｂ・Ｌ１ｃｍ１１６−１１ｅの一端部が接続可能
にされており、他方のスイッチ部１６ｃには、コンデン
サ１８ ａ −１８ｂ −１８０の一端部が接続可能に
されている。尚、上記の抵抗器１７ ａ ・１７ｂ −
１７ｃ −１７ｄ −１７ｅおよびコンデンサ１８ａ・
１８ｂ・１８ｃは、それぞれの値が異な−、たちのにさ
れている。上記の抵抗器Ｌ７ａ−１７ｂ・１７ｃｍ１７
ｄ・１７ｅとコンデンサ１８ａ−１８ｂ・１８ｃとは、
他端部同士が接続され、ＣＤ回路５の時定数を決定する
抵抗器１９とコンデンサ２０との間に接続されている。
ａ１７ｂ・Ｌ１ｃｍ１１６−１１ｅの一端部が接続可能
にされており、他方のスイッチ部１６ｃには、コンデン
サ１８ ａ −１８ｂ −１８０の一端部が接続可能に
されている。尚、上記の抵抗器１７ ａ ・１７ｂ −
１７ｃ −１７ｄ −１７ｅおよびコンデンサ１８ａ・
１８ｂ・１８ｃは、それぞれの値が異な−、たちのにさ
れている。上記の抵抗器Ｌ７ａ−１７ｂ・１７ｃｍ１７
ｄ・１７ｅとコンデンサ１８ａ−１８ｂ・１８ｃとは、
他端部同士が接続され、ＣＤ回路５の時定数を決定する
抵抗器１９とコンデンサ２０との間に接続されている。
これにより、抵抗器１９とコンデンサ２０とで決定され
る時定数は、Ｊ：、述のスイッチ部１６ｂ・１６ｃで切
り換えられる抵抗器１７ａ・１７ｂ１７ｃ１７ｄ１７ｅ
とコンデンサ１８ａ・１．８ ｂ・１８ｃとで変更され
るようになっている。
る時定数は、Ｊ：、述のスイッチ部１６ｂ・１６ｃで切
り換えられる抵抗器１７ａ・１７ｂ１７ｃ１７ｄ１７ｅ
とコンデンサ１８ａ・１．８ ｂ・１８ｃとで変更され
るようになっている。
上記の構成において、ＦＧ信号発生回路の動作について
、以下に説明する。
、以下に説明する。
ドラムモータ１のコイル１ａ・１ｂ・ＩＣへ、の通電に
より、ドラムモータ１が回転を開始し、各コイル１ａ・
１ｂ・ＩＣにモータ逆起電力が発生することになる。こ
のモータ逆起電力は、第３図の破線で示すように、ノコ
ギリ波の形状を有しており、各モータ逆起電力は、第１
図のＥＭＦ比較回路３に出力されるようになっている。
より、ドラムモータ１が回転を開始し、各コイル１ａ・
１ｂ・ＩＣにモータ逆起電力が発生することになる。こ
のモータ逆起電力は、第３図の破線で示すように、ノコ
ギリ波の形状を有しており、各モータ逆起電力は、第１
図のＥＭＦ比較回路３に出力されるようになっている。
ＥＭＦ比較回路３に入力されたモータ逆起電力は、各コ
ンパレータ回路３ａ・３ｂ・３Ｃでゼロクロス電圧との
比較が行われ、モータ逆起電力とゼロクロス電圧との一
致時点でゼロクロス信号がコンパレータ回路３ａ・３ｂ
・３ＣからＣＬ回路４に出力されることになる。
ンパレータ回路３ａ・３ｂ・３Ｃでゼロクロス電圧との
比較が行われ、モータ逆起電力とゼロクロス電圧との一
致時点でゼロクロス信号がコンパレータ回路３ａ・３ｂ
・３ＣからＣＬ回路４に出力されることになる。
Ｅ記のゼロクロス信号は、ＣＬ回路４を介してＣＤ回路
５およびＦＧ信号出力回路６に出力されることになり、
ＦＧ信号出力回路６では、上記のゼロクロス信号を基に
してＦＧ信号（第３図ｇ）を出力することになる。そし
て、このＦＧ倍信号同図ｇ）は、外部回路およびＦＧ周
期測定回路７に出力されることになる。
５およびＦＧ信号出力回路６に出力されることになり、
ＦＧ信号出力回路６では、上記のゼロクロス信号を基に
してＦＧ信号（第３図ｇ）を出力することになる。そし
て、このＦＧ倍信号同図ｇ）は、外部回路およびＦＧ周
期測定回路７に出力されることになる。
上記のＦＧ信号（同図ｇ）が人力されるＦＧ周期測定回
路７は、水晶発振器９で形成される基準クロックを基に
してＲＥＦカウンタ信号（第４図ｂ）を形成しており、
このＲＥＦカウンタ信号（同図ｂ）は、入ｆ）されたＦ
Ｇ倍信号同図ａ）と比較されることになる。そして、Ｆ
ＣＪ倍信号同１１Ｊａ）とＲＥＦカウン・υ信号（同
図ｂ）との立ち下がりエツジの位相か−・致した場合に
は、５０％のデユーティ比を有するＰＷＭ信号（同図Ｃ
）が出力されることになる。一方、ＦＧ倍信号同図ａ）
とＲＥＦカウンタ信号信号同図ｂ）との立らＦが１つエ
ツジの位相が異な−７た場合↓こは、位相の異なる程度
に比例したデユーティ比を有するＰＷＭ信号（同図Ｃ）
が出力されることになる。
路７は、水晶発振器９で形成される基準クロックを基に
してＲＥＦカウンタ信号（第４図ｂ）を形成しており、
このＲＥＦカウンタ信号（同図ｂ）は、入ｆ）されたＦ
Ｇ倍信号同図ａ）と比較されることになる。そして、Ｆ
ＣＪ倍信号同１１Ｊａ）とＲＥＦカウン・υ信号（同
図ｂ）との立ち下がりエツジの位相か−・致した場合に
は、５０％のデユーティ比を有するＰＷＭ信号（同図Ｃ
）が出力されることになる。一方、ＦＧ倍信号同図ａ）
とＲＥＦカウンタ信号信号同図ｂ）との立らＦが１つエ
ツジの位相が異な−７た場合↓こは、位相の異なる程度
に比例したデユーティ比を有するＰＷＭ信号（同図Ｃ）
が出力されることになる。
上記のＰＷＭ信号（同図Ｃ）は、ローパスフィルタ１５
に出力され、このローパスフィルタ１５でＰＷＭ信号（
同図Ｃ）のデユーティ比に比例した直流電圧に変換され
ることになる。この直流電圧は、ジッタ補正回路１６お
よびゼロクロス補正回路２３に入力されることになり、
ジッタ補正回路１６では、コンパレータ回路１６ａで各
基準電圧と比較され、この比較結果から、抵抗器１７ａ
１７ｂ１７ｃ・１７ｄ−１７ｅおよびコンデンサ１８ａ
・１８ｂ・１８ｃが選択されて接続されることになる。
に出力され、このローパスフィルタ１５でＰＷＭ信号（
同図Ｃ）のデユーティ比に比例した直流電圧に変換され
ることになる。この直流電圧は、ジッタ補正回路１６お
よびゼロクロス補正回路２３に入力されることになり、
ジッタ補正回路１６では、コンパレータ回路１６ａで各
基準電圧と比較され、この比較結果から、抵抗器１７ａ
１７ｂ１７ｃ・１７ｄ−１７ｅおよびコンデンサ１８ａ
・１８ｂ・１８ｃが選択されて接続されることになる。
これにより、ＣＤ回路５は１．Ｆ記の選択された抵抗器
１７ａ・１７ｂ・１７ｃ・１７ｄ−１７ｅおよびコンデ
ンサ１８ａ−１８ｂ・１８ｃと、抵抗器１９およびコン
デンサ２０とで決定される時定数のモノマルチ信号Ｍ
＋ （第３図ｄ）を基にして遅延出力信号をＣＬ回路４
に出力することになる。
１７ａ・１７ｂ・１７ｃ・１７ｄ−１７ｅおよびコンデ
ンサ１８ａ−１８ｂ・１８ｃと、抵抗器１９およびコン
デンサ２０とで決定される時定数のモノマルチ信号Ｍ
＋ （第３図ｄ）を基にして遅延出力信号をＣＬ回路４
に出力することになる。
一方、ゼロクロス補正回路２３は、入力された直流電圧
に対応した補正信号を出力すること己こなり、この補正
信号は、ＥＭＦ比較回路３に入力され、ＥＭＦ比較回路
３のゼロクロス電圧を上下動させることになる。そして
、このゼロクロス電圧の上下動は、ゼロクロス信号の出
力時期を変更することで、ＦＧ信号（第４図図ａ）の出
力時期も変更させることになり、５０％のデユーティ比
を有したＰＷＭ信号（同図Ｃ）がＦＧＶｊ１期測定回路
７から出力されることになる。
に対応した補正信号を出力すること己こなり、この補正
信号は、ＥＭＦ比較回路３に入力され、ＥＭＦ比較回路
３のゼロクロス電圧を上下動させることになる。そして
、このゼロクロス電圧の上下動は、ゼロクロス信号の出
力時期を変更することで、ＦＧ信号（第４図図ａ）の出
力時期も変更させることになり、５０％のデユーティ比
を有したＰＷＭ信号（同図Ｃ）がＦＧＶｊ１期測定回路
７から出力されることになる。
このように、本実施例のＦＧ信号発生回路は、Ｆ” Ｃ
信号のジッタをＰＷＭ信号で検出し、こＣｉＦ’ＷＭ信
号を基にＥＭＦ比較回路３のゼロクロス電圧を上下動さ
せ、ゼロクロス電圧とモータ逆起電゛力との一致時点を
補正し、結果として上記の一一致時点を基準として出力
されるＦＧＣ信号ジッタを補正するようになっている。
信号のジッタをＰＷＭ信号で検出し、こＣｉＦ’ＷＭ信
号を基にＥＭＦ比較回路３のゼロクロス電圧を上下動さ
せ、ゼロクロス電圧とモータ逆起電゛力との一致時点を
補正し、結果として上記の一一致時点を基準として出力
されるＦＧＣ信号ジッタを補正するようになっている。
従って、ＦＧ信号発生回路は、コイル１ａ・１ｂ・ＩＣ
やＦＧマグオ、トが位相公差や着磁パターンの分割公差
を有し。
やＦＧマグオ、トが位相公差や着磁パターンの分割公差
を有し。
ＴＦＧ信号自身にジッタを有していた場合でも、このＦ
Ｇ信号自身のジッタを補正できることから、ＦＧ信号で
制御されるドラムモータ１の回転速度の一層の安定化を
可能にしている。
Ｇ信号自身のジッタを補正できることから、ＦＧ信号で
制御されるドラムモータ１の回転速度の一層の安定化を
可能にしている。
〔発明の効果：：
本発明に係るＦＧ信号発生回路は、以上のように、モー
タ逆起電力とゼロクロス電圧との一致時点を基準として
出力されるＦＧ（ＳＡ号のジッタを検出し、検出したジ
ッタに基づいて１記ゼロクロス電圧を補正するゼロクロ
ス電圧補正手段を有している構成である。
タ逆起電力とゼロクロス電圧との一致時点を基準として
出力されるＦＧ（ＳＡ号のジッタを検出し、検出したジ
ッタに基づいて１記ゼロクロス電圧を補正するゼロクロ
ス電圧補正手段を有している構成である。
これにより、ゼロクロス電珪補正手段によるゼ１２」ク
ロス電圧の補正がゼ［」りＩ：ン電圧とモータ逆起電力
との一致時点を補正才ぶ、こご二で、この一致時点を基
準として出力され５・Ｉ・（・信号のジッタを補正する
ことが可能になり、乙）（でに、ＦＧ信号を用いた制御
を一層安定化させることが可能になるという効果を奏す
る。
ロス電圧の補正がゼ［」りＩ：ン電圧とモータ逆起電力
との一致時点を補正才ぶ、こご二で、この一致時点を基
準として出力され５・Ｉ・（・信号のジッタを補正する
ことが可能になり、乙）（でに、ＦＧ信号を用いた制御
を一層安定化させることが可能になるという効果を奏す
る。
第１図ないし第４図は、オ、発明の一実施例を示すもの
である。 第１図は、ＦＧ信号発生回路のブロック図である。 第２図は、コイルとＦＧマグネントとの位置関係を示す
説明図である。 第３図は、ＦＧ信号発生回路内の各信号と１−ウノ、モ
ータの印加電圧およびモータ逆゛起電力との関係を示す
波形図である。 第４図は、ＦＧ周期測定回路の信号状態を示１波形図で
ある。 第５図は、従来例を示すものであり、Ｆ（４号発生回路
のブロック図である。 １はドラムモータ、２はＦＧマグネット、３はＥＭＦ比
較回路、４はＣＬ回路、５はＣＤ回路、６はＦＧ信号出
力回路、７はＦＧ周期測定回路（ゼロクロス電圧補正手
段）、１５はローパヌフィルタ（ゼロクロス電圧補正手
段）、１６はジ２り補正回路、２３はゼロクロス補正回
路（ゼロクロス電圧補正手段）である。 特許出願人 シャープ 株式会社第 ２ｒｇ 第 ３ 図 第４図
である。 第１図は、ＦＧ信号発生回路のブロック図である。 第２図は、コイルとＦＧマグネントとの位置関係を示す
説明図である。 第３図は、ＦＧ信号発生回路内の各信号と１−ウノ、モ
ータの印加電圧およびモータ逆゛起電力との関係を示す
波形図である。 第４図は、ＦＧ周期測定回路の信号状態を示１波形図で
ある。 第５図は、従来例を示すものであり、Ｆ（４号発生回路
のブロック図である。 １はドラムモータ、２はＦＧマグネット、３はＥＭＦ比
較回路、４はＣＬ回路、５はＣＤ回路、６はＦＧ信号出
力回路、７はＦＧ周期測定回路（ゼロクロス電圧補正手
段）、１５はローパヌフィルタ（ゼロクロス電圧補正手
段）、１６はジ２り補正回路、２３はゼロクロス補正回
路（ゼロクロス電圧補正手段）である。 特許出願人 シャープ 株式会社第 ２ｒｇ 第 ３ 図 第４図
Claims (1)
- 【特許請求の範囲】 １、モータ逆起電力とゼロクロス電圧との一致時点を基
準としてＦＧ信号を出力するＦＧ信号発生回路において
、 上記ＦＧ信号のジッタを検出し、検出したジッタに基づ
いて上記ゼロクロス電圧を補正するゼロクロス電圧補正
手段を有していることを特徴とするＦＧ信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327154A JPH04193084A (ja) | 1990-11-27 | 1990-11-27 | Ｆｇ信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2327154A JPH04193084A (ja) | 1990-11-27 | 1990-11-27 | Ｆｇ信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04193084A true JPH04193084A (ja) | 1992-07-13 |
Family
ID=18195916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2327154A Pending JPH04193084A (ja) | 1990-11-27 | 1990-11-27 | Ｆｇ信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04193084A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5644203A (en) * | 1992-11-10 | 1997-07-01 | Sanyo Seiki Mfg. Co., Ltd. | Brushless motor speed detector |
| WO2017136136A1 (en) * | 2016-02-05 | 2017-08-10 | Allegro Microsystems, Llc | Motor control current zero crossing detector |
| US9887653B2 (en) | 2016-05-25 | 2018-02-06 | Allegro Microsystems, Llc | Sensorless brushless direct current (BLDC) motor position control |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55141817A (en) * | 1979-04-23 | 1980-11-06 | Brother Ind Ltd | Control unit for detection signal |
| JPS62226784A (ja) * | 1986-03-28 | 1987-10-05 | Toshiba Corp | 電子会議システム |
-
1990
- 1990-11-27 JP JP2327154A patent/JPH04193084A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55141817A (en) * | 1979-04-23 | 1980-11-06 | Brother Ind Ltd | Control unit for detection signal |
| JPS62226784A (ja) * | 1986-03-28 | 1987-10-05 | Toshiba Corp | 電子会議システム |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5644203A (en) * | 1992-11-10 | 1997-07-01 | Sanyo Seiki Mfg. Co., Ltd. | Brushless motor speed detector |
| WO2017136136A1 (en) * | 2016-02-05 | 2017-08-10 | Allegro Microsystems, Llc | Motor control current zero crossing detector |
| US9780706B2 (en) | 2016-02-05 | 2017-10-03 | Allegro Microsystems, Llc | Motor control current zero crossing detector |
| US9887653B2 (en) | 2016-05-25 | 2018-02-06 | Allegro Microsystems, Llc | Sensorless brushless direct current (BLDC) motor position control |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4482850A (en) | Control circuit for DC capstan motor | |
| JPH054723B2 (ja) | ||
| JPH0378490A (ja) | スピンドルモータのｐｗｍ制御方式 | |
| JPH10229691A (ja) | モータの速度制御装置 | |
| JPH04193084A (ja) | Ｆｇ信号発生回路 | |
| JPH0125153B2 (ja) | ||
| US4600953A (en) | Head switching signal producing circuit for a magnetic recording and reproducing apparatus | |
| US9099147B1 (en) | Data storage device commutating a spindle motor using closed-loop rotation phase alignment | |
| JPS59191165A (ja) | 磁気記録再生装置のサ−ボ装置 | |
| JP3152031B2 (ja) | 情報再生装置 | |
| JP3350253B2 (ja) | ブラシレスモータの制御装置 | |
| JP2527562B2 (ja) | 回転ヘッド形ディジタル磁気再生装置 | |
| JP2702849B2 (ja) | 磁気記録再生装置 | |
| JP2825171B2 (ja) | 磁気記録再生装置 | |
| JP2597968B2 (ja) | 回転ヘツド型ビデオ信号再生装置 | |
| JPS6051380A (ja) | 磁気再生装置 | |
| JP2504727B2 (ja) | 回転制御装置 | |
| JP2702363B2 (ja) | 磁気記録再生装置 | |
| JPH057830Y2 (ja) | ||
| JPH07298679A (ja) | モータの回転制御装置 | |
| JPH0638655B2 (ja) | トラツキング制御装置 | |
| JPS62262253A (ja) | サ−ボ装置 | |
| JPH04307415A (ja) | 情報記録装置と情報再生装置 | |
| JPS60170490A (ja) | モ−タ起動回路 | |
| JPS61236385A (ja) | モ−タ駆動装置 |