JPH0419557B2 - - Google Patents
Info
- Publication number
- JPH0419557B2 JPH0419557B2 JP57054343A JP5434382A JPH0419557B2 JP H0419557 B2 JPH0419557 B2 JP H0419557B2 JP 57054343 A JP57054343 A JP 57054343A JP 5434382 A JP5434382 A JP 5434382A JP H0419557 B2 JPH0419557 B2 JP H0419557B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- thin film
- nonlinear element
- capacitance
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 44
- 239000010409 thin film Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は非線型素子のスイツチング特性を用い
た液晶による電気光学装置に関するものである。 非線型素子（バリスタ，ダイオード，金属−絶
縁体−金属素子（以後MIM素子と略称する）、放
電管等）と液晶電気光学装置を組み合わせること
によつて従来より多桁の駆動が実現されることが
知られている。これによつて多量の情報を表示で
きる液晶表示装置や、より細密なパターンの光ス
イツチ等が実現される。このように多大な利点を
有する電気光学装置であるが、第１図に示す
MIM素子の例のように、必ずしも電圧−電流特
性（Ｖ−Ｉ特性）が正負対称でなく、液晶層に印
加される電圧VLCに直流成分が残存する。この
VLC波形を示したのが第２図である。直流成分は
液晶の電気化学的分解を促し液晶の寿命を低下さ
せるばかりか、液晶層の電気的等価回路定数、と
りわけ並列等価抵抗RLCの低下を招き、微妙なマ
ツチングを必要とする非線型素子を設置した液晶
電気光学装置にとつては致命的な影響を与える。 本発明はこのような欠点を除去するために考案
されたもので、残存する直流成分を付設した電気
容量に担持させ、液晶層にかかる電圧の対称性を
補償するものである。 以下、図面を参照しながら本発明を説明する。 第３図は非線型素子を設置した液晶電気光学装
置の等価回路図である。並列等価回路を考えCLC
RLCから成る液晶層，Cout，Rcutから成る本発
明による電気容量（Rcutは損失成分を表わし
ている）、それと非線型素子が直列に駆動電源
に接続されている。非線型素子の動作は、第
１図に示すように低電圧では高抵抗RNL OFF，高
電圧では低抵抗RNL ONをとるスイツチングであ
り、RNL ONを通して液晶層の等価容量CLCへの速
やかな充電と、高抵抗RNL OFFに切り換わつた後
のCLCの電荷の保持である。電気容量（以下DC
カツト容量と称する）が第３図に示すように回路
中に含まれると、上述のCLCへの充電はRNL ONと
DCカツト容量を通して行なわれるようになる。
またCLCの電荷保持にあたつては、RLCを通しての
リークの他に、DCカツト容量の損失成分Rcutと
RNL OFFを通して行なわれるリークが加わること
になる。液晶層への有効な充電と十分な保持を行
なわしめるためには、余分なDCカツト容量は存
在しない方が良いが、前述したように非線型素子
のＶ−Ｉ特性を完全に対称化することは難しく、
DCカツト容量は必要である。しかし、できる限
り液晶層の充電・電荷保持に影響を与えない範囲
にDCカツト容量を設定することは可能である。
その条件の１つは、駆動電圧の変化が有効に非線
型素子と液晶層に加わることであり、(1)式を満足
することが望ましい。 Cout≫CLC ……(1) (1)式は駆動電圧の変化が容量比に分割されてし
まうことから与えられる。第２にDCカツト容量
の損失等価抵抗Rcutは、駆動時の条件下でCcut
の電荷を放電してしまわない大きさが要求され
る。これは厳密に述べると第４図に示すように、
RcutとRNL OFF＋RLCを通して放電する二つの経
路があり、この放電の時定数τは(2)式で与えられ
る。 τ＝Rcut・（RNL OFF＋RLC）／Rcut＋（RNL OFF＋RLC
） Ccut ……(2) RNL OFFはRLCに対し小さいとCLCの電荷が保持
されないので、RNL OFF＞RLCでなくてはならな
い。またRcutがRNL OFF＋RLCよりも小さければ
τが短くなり放電が速くなる。従つてRcutの影
響を無視するためには(3)式を満足する必要があ
る。 Rcut≫（RNL OFF＋RLC） ……(3) RNL OFF＞RLCであることを考慮し、実用上の
最低条件を考えると(3)式は(4)式のようになる。 Rcut＞RNL OFF＞RLC ……(4) また、同じく(1)式も緩和して最低条件を考える
と(5)式となる。 Ccut＞CLC ……(5) (4)，(5)式はDCカツト容量が最低満足しなけれ
ばならない条件であり、これらは非線型素子を設
置した液晶電気光学装置の特有な動作から由来す
るものである。 また第３図からもわかるように、回路上DCカ
ツト容量は、液晶層の前後、非線型素子の
前後のどこにあつても構わない。このことはDC
カツト容量を非線型素子側基板側、それと対向す
る電極基板側いずれに設置しても良いことを示し
ている。なお電気容量は一般に周波数分散を生じ
るがここでの値は駆動信号の最大周波数での値で
ある。 次に具体的な実施例を挙げる。 実施例 １ 実施例１は本発明によるDCカツト容量として、
誘電体薄膜を液晶層と外部回路接続電極あるいは
液晶層と非線型素子間に設置した例である。非線
型素子の例としてここではMIM素子を取りあげ
て説明する。第５図はMIM素子と液晶層間に誘
電体薄膜（例 SiO2，SiO，Si3N4，Al2O3，
Ta2O5等）を付設した場合のMIM素子を含む１
電極分の断面図である。第６図は第５図の平面図
である。なお第５図は第６図の一点鎖線で切断
したものである。透明な絶縁性基板上に透明電
極が付設され、それにMIM素子が接続され
ている。MIM素子は基板側金属電極とその上
の薄い絶縁体層、さらにその上の上部金属電極
から成り、基板側金属電極は外部駆動回路に、又
上部金属電極は透明電極に接続されている。この
MIM素子側基板はその上に誘電体薄膜がオー
バーコートされ、液晶層を介し、透明電極が
付設された対向基板に相対している。ここでは
MIM素子としてTa−Ta2O5−NiCr構造を、誘電
体薄膜としてSiO2のスパツタ膜を用いた。実測
によると１電極分の液晶層のRLC CLCはRLC≦
100MΩ，19PF≧CLC≧6PFであつた。なお１電
極は１mm角であり、不等号はRLC，CLCが印加され
る電圧に依存するために用いられている。これに
対しSiO2は1000Åの厚さにスパツタされ、Ccut
＝300PF Rcut＝1012Ωである。これらの値は(4)，
(5)式を十分満足するものであつた。実際の点燈時
のVLC波形を見ると第７図のようになり、第２図
と比較するとDC成分が明らかに除去されている
ことがわかる。また上側対向基板の液晶に接す
る側に、同じくSiO2を1000A付設をした場合もま
つたく同様な効果を得ている。 以上は誘電体薄膜としてSiO2のスパツタ膜の
例を示したが、(4)，(5)式を満足することのできる
誘電体薄膜ならば、先に例示した多様の無機薄膜
が応用される。また薄膜作製法はスパツタに限ら
ず、C.V.D，真空蒸着等も使用される。 実施例 ２ 実施例２は本発明によるDCカツト容量として
有機薄膜を設置した例である。実施例１と同じく
非線型素子の例としてMIM素子を取りあげる。
装置の構造は実施例１と同じであるので第５図、
第６図を引用する。異なる点は誘電体薄膜が有
機薄膜となつた点である。誘電体薄膜として使
用可能な物質とその薄膜作製法の例を第１表に示
す。
た液晶による電気光学装置に関するものである。 非線型素子（バリスタ，ダイオード，金属−絶
縁体−金属素子（以後MIM素子と略称する）、放
電管等）と液晶電気光学装置を組み合わせること
によつて従来より多桁の駆動が実現されることが
知られている。これによつて多量の情報を表示で
きる液晶表示装置や、より細密なパターンの光ス
イツチ等が実現される。このように多大な利点を
有する電気光学装置であるが、第１図に示す
MIM素子の例のように、必ずしも電圧−電流特
性（Ｖ−Ｉ特性）が正負対称でなく、液晶層に印
加される電圧VLCに直流成分が残存する。この
VLC波形を示したのが第２図である。直流成分は
液晶の電気化学的分解を促し液晶の寿命を低下さ
せるばかりか、液晶層の電気的等価回路定数、と
りわけ並列等価抵抗RLCの低下を招き、微妙なマ
ツチングを必要とする非線型素子を設置した液晶
電気光学装置にとつては致命的な影響を与える。 本発明はこのような欠点を除去するために考案
されたもので、残存する直流成分を付設した電気
容量に担持させ、液晶層にかかる電圧の対称性を
補償するものである。 以下、図面を参照しながら本発明を説明する。 第３図は非線型素子を設置した液晶電気光学装
置の等価回路図である。並列等価回路を考えCLC
RLCから成る液晶層，Cout，Rcutから成る本発
明による電気容量（Rcutは損失成分を表わし
ている）、それと非線型素子が直列に駆動電源
に接続されている。非線型素子の動作は、第
１図に示すように低電圧では高抵抗RNL OFF，高
電圧では低抵抗RNL ONをとるスイツチングであ
り、RNL ONを通して液晶層の等価容量CLCへの速
やかな充電と、高抵抗RNL OFFに切り換わつた後
のCLCの電荷の保持である。電気容量（以下DC
カツト容量と称する）が第３図に示すように回路
中に含まれると、上述のCLCへの充電はRNL ONと
DCカツト容量を通して行なわれるようになる。
またCLCの電荷保持にあたつては、RLCを通しての
リークの他に、DCカツト容量の損失成分Rcutと
RNL OFFを通して行なわれるリークが加わること
になる。液晶層への有効な充電と十分な保持を行
なわしめるためには、余分なDCカツト容量は存
在しない方が良いが、前述したように非線型素子
のＶ−Ｉ特性を完全に対称化することは難しく、
DCカツト容量は必要である。しかし、できる限
り液晶層の充電・電荷保持に影響を与えない範囲
にDCカツト容量を設定することは可能である。
その条件の１つは、駆動電圧の変化が有効に非線
型素子と液晶層に加わることであり、(1)式を満足
することが望ましい。 Cout≫CLC ……(1) (1)式は駆動電圧の変化が容量比に分割されてし
まうことから与えられる。第２にDCカツト容量
の損失等価抵抗Rcutは、駆動時の条件下でCcut
の電荷を放電してしまわない大きさが要求され
る。これは厳密に述べると第４図に示すように、
RcutとRNL OFF＋RLCを通して放電する二つの経
路があり、この放電の時定数τは(2)式で与えられ
る。 τ＝Rcut・（RNL OFF＋RLC）／Rcut＋（RNL OFF＋RLC
） Ccut ……(2) RNL OFFはRLCに対し小さいとCLCの電荷が保持
されないので、RNL OFF＞RLCでなくてはならな
い。またRcutがRNL OFF＋RLCよりも小さければ
τが短くなり放電が速くなる。従つてRcutの影
響を無視するためには(3)式を満足する必要があ
る。 Rcut≫（RNL OFF＋RLC） ……(3) RNL OFF＞RLCであることを考慮し、実用上の
最低条件を考えると(3)式は(4)式のようになる。 Rcut＞RNL OFF＞RLC ……(4) また、同じく(1)式も緩和して最低条件を考える
と(5)式となる。 Ccut＞CLC ……(5) (4)，(5)式はDCカツト容量が最低満足しなけれ
ばならない条件であり、これらは非線型素子を設
置した液晶電気光学装置の特有な動作から由来す
るものである。 また第３図からもわかるように、回路上DCカ
ツト容量は、液晶層の前後、非線型素子の
前後のどこにあつても構わない。このことはDC
カツト容量を非線型素子側基板側、それと対向す
る電極基板側いずれに設置しても良いことを示し
ている。なお電気容量は一般に周波数分散を生じ
るがここでの値は駆動信号の最大周波数での値で
ある。 次に具体的な実施例を挙げる。 実施例 １ 実施例１は本発明によるDCカツト容量として、
誘電体薄膜を液晶層と外部回路接続電極あるいは
液晶層と非線型素子間に設置した例である。非線
型素子の例としてここではMIM素子を取りあげ
て説明する。第５図はMIM素子と液晶層間に誘
電体薄膜（例 SiO2，SiO，Si3N4，Al2O3，
Ta2O5等）を付設した場合のMIM素子を含む１
電極分の断面図である。第６図は第５図の平面図
である。なお第５図は第６図の一点鎖線で切断
したものである。透明な絶縁性基板上に透明電
極が付設され、それにMIM素子が接続され
ている。MIM素子は基板側金属電極とその上
の薄い絶縁体層、さらにその上の上部金属電極
から成り、基板側金属電極は外部駆動回路に、又
上部金属電極は透明電極に接続されている。この
MIM素子側基板はその上に誘電体薄膜がオー
バーコートされ、液晶層を介し、透明電極が
付設された対向基板に相対している。ここでは
MIM素子としてTa−Ta2O5−NiCr構造を、誘電
体薄膜としてSiO2のスパツタ膜を用いた。実測
によると１電極分の液晶層のRLC CLCはRLC≦
100MΩ，19PF≧CLC≧6PFであつた。なお１電
極は１mm角であり、不等号はRLC，CLCが印加され
る電圧に依存するために用いられている。これに
対しSiO2は1000Åの厚さにスパツタされ、Ccut
＝300PF Rcut＝1012Ωである。これらの値は(4)，
(5)式を十分満足するものであつた。実際の点燈時
のVLC波形を見ると第７図のようになり、第２図
と比較するとDC成分が明らかに除去されている
ことがわかる。また上側対向基板の液晶に接す
る側に、同じくSiO2を1000A付設をした場合もま
つたく同様な効果を得ている。 以上は誘電体薄膜としてSiO2のスパツタ膜の
例を示したが、(4)，(5)式を満足することのできる
誘電体薄膜ならば、先に例示した多様の無機薄膜
が応用される。また薄膜作製法はスパツタに限ら
ず、C.V.D，真空蒸着等も使用される。 実施例 ２ 実施例２は本発明によるDCカツト容量として
有機薄膜を設置した例である。実施例１と同じく
非線型素子の例としてMIM素子を取りあげる。
装置の構造は実施例１と同じであるので第５図、
第６図を引用する。異なる点は誘電体薄膜が有
機薄膜となつた点である。誘電体薄膜として使
用可能な物質とその薄膜作製法の例を第１表に示
す。
【表】
第１表中のポリイミドの場合を例にとつて更に
詳しく説明をする。ポリイミドをジメチルホルム
アミドに溶解し、デイツプ塗付後焼成する。引き
出し速度，濃度によつて膜の厚さは異なるが、10
体積パーセント，手動による引き出しで約2000Å
のポリイミド薄膜が製作できた。こうしてMIM
基板側にポリイミド薄膜を製作し、実施例１と同
様な駆動を行なつたところ、実施例１とほぼ同
じ、正負対称なVLC波形が得られ、このときの
cut，Rcut値は、(4)，(5)式を満足するものであつ
た。 以上、具体的な実施例を挙げて説明したが、本
発明は第１図に示す非線型なＶ−Ｉ特性を有する
非線型素子ならばすべてに応用されるものであ
る。さらに、本発明は基板の液晶に対するパツシ
ベーシヨンとして作用するという利点も有してい
る。 上述の如く、本発明は、一対の基板内に液晶が
封入され、該基板の一方の基板上に画素電極、該
画素電極に接続され、導体−絶縁薄膜−導体から
なる非線形素子、該非線形素子に接続され外部回
路接続電極が形成されてなる液晶表示装置におい
て、該画素電極上及び該非線形素子上には誘電体
薄膜が形成されてなり、該非線形素子の最大抵抗
値は該誘電体薄膜の損失等価抵抗値よりも小さく
液晶層の等価抵抗値よりも大きくし、かつ該誘電
体薄膜の電気容量は、該液晶層の電気容量よりも
大きくしたから、以下の如き効果を有する。 (イ) 該非線形素子の最大抵抗値は該誘電体薄膜の
損失等価抵抗値よりも小さく液晶層の等価抵抗
値よりも大きくし、かつ該誘電体薄膜の電気容
量は、該液晶層の電気容量よりも大きくしたこ
とにより、対称性を有した信号波形を液晶層に
印加することができ、かつスイツチング素子か
ら液晶層へのスムーズな充電、非線形素子が
OFFになつた以降の充分な電荷保持を可能に
し、良好な表示品質が得られるようにしたもの
である。 (ロ) 非線形素子のＶ−Ｉ特性が必ずしも、完全な
対称性を必要とすることがないので、非線型素
子の製造条件のマージンを大幅に拡大すること
ができる。即ち、非線型素子を用いた液晶表示
装置の製造条件は、従来の表示品質をおとすこ
となくして、大幅に緩和することが可能であ
る。 (ハ) 誘電体膜が一方の基板の画素電極、非線形素
子が形成されてなる液晶表示部上に形成されて
いるので、画素電極及び非線形素子が形成され
た一方の基板を配向処理するためのラビングす
る際に、非線形素子が破壊されてしまうという
不良を撲滅することができる。なぜならば、誘
電体膜が形成されていない従来の構成では、非
線形素子の厚みが画素電極の厚みより大きいた
めにラビング工程で破壊されてしまうからであ
る。
詳しく説明をする。ポリイミドをジメチルホルム
アミドに溶解し、デイツプ塗付後焼成する。引き
出し速度，濃度によつて膜の厚さは異なるが、10
体積パーセント，手動による引き出しで約2000Å
のポリイミド薄膜が製作できた。こうしてMIM
基板側にポリイミド薄膜を製作し、実施例１と同
様な駆動を行なつたところ、実施例１とほぼ同
じ、正負対称なVLC波形が得られ、このときの
cut，Rcut値は、(4)，(5)式を満足するものであつ
た。 以上、具体的な実施例を挙げて説明したが、本
発明は第１図に示す非線型なＶ−Ｉ特性を有する
非線型素子ならばすべてに応用されるものであ
る。さらに、本発明は基板の液晶に対するパツシ
ベーシヨンとして作用するという利点も有してい
る。 上述の如く、本発明は、一対の基板内に液晶が
封入され、該基板の一方の基板上に画素電極、該
画素電極に接続され、導体−絶縁薄膜−導体から
なる非線形素子、該非線形素子に接続され外部回
路接続電極が形成されてなる液晶表示装置におい
て、該画素電極上及び該非線形素子上には誘電体
薄膜が形成されてなり、該非線形素子の最大抵抗
値は該誘電体薄膜の損失等価抵抗値よりも小さく
液晶層の等価抵抗値よりも大きくし、かつ該誘電
体薄膜の電気容量は、該液晶層の電気容量よりも
大きくしたから、以下の如き効果を有する。 (イ) 該非線形素子の最大抵抗値は該誘電体薄膜の
損失等価抵抗値よりも小さく液晶層の等価抵抗
値よりも大きくし、かつ該誘電体薄膜の電気容
量は、該液晶層の電気容量よりも大きくしたこ
とにより、対称性を有した信号波形を液晶層に
印加することができ、かつスイツチング素子か
ら液晶層へのスムーズな充電、非線形素子が
OFFになつた以降の充分な電荷保持を可能に
し、良好な表示品質が得られるようにしたもの
である。 (ロ) 非線形素子のＶ−Ｉ特性が必ずしも、完全な
対称性を必要とすることがないので、非線型素
子の製造条件のマージンを大幅に拡大すること
ができる。即ち、非線型素子を用いた液晶表示
装置の製造条件は、従来の表示品質をおとすこ
となくして、大幅に緩和することが可能であ
る。 (ハ) 誘電体膜が一方の基板の画素電極、非線形素
子が形成されてなる液晶表示部上に形成されて
いるので、画素電極及び非線形素子が形成され
た一方の基板を配向処理するためのラビングす
る際に、非線形素子が破壊されてしまうという
不良を撲滅することができる。なぜならば、誘
電体膜が形成されていない従来の構成では、非
線形素子の厚みが画素電極の厚みより大きいた
めにラビング工程で破壊されてしまうからであ
る。
第１図は非対称非線型素子の典型的なＶ−Ｉ特
性である。第２図は非対称な非線型素子を用いた
従来の液晶電気光学装置の、液晶層にかかる正負
非対称な電圧波形を示している。第３図は本発明
によるDCカツト容量を設置した液晶電気光学装
置の等価回路である。 １……駆動電源、２……液晶層、３……DCカ
ツト容量、４……非線型素子。 第４図はDCカツト容量の並列等価容量Ccutか
らの電荷の流れを示す図である。第５図は本発明
によるDCカツト容量を誘電体薄膜によつて設置
した液晶電気光学装置の断面図である。 ６……透明絶縁性基板、７，１３……透明電
極、８……MIM素子部分、９……基板側金属電
極、１０……上部金属電極、１１……誘電体薄
膜、１２……液晶層。 第６図は、第５図の平面図である。 ５……第５図に対応する切断線を示す一点鎖
線。 第７図は本発明によるDCカツト容量を設置し
た液晶電気光学装置の液晶層にかかる電圧波形を
示すものである。
性である。第２図は非対称な非線型素子を用いた
従来の液晶電気光学装置の、液晶層にかかる正負
非対称な電圧波形を示している。第３図は本発明
によるDCカツト容量を設置した液晶電気光学装
置の等価回路である。 １……駆動電源、２……液晶層、３……DCカ
ツト容量、４……非線型素子。 第４図はDCカツト容量の並列等価容量Ccutか
らの電荷の流れを示す図である。第５図は本発明
によるDCカツト容量を誘電体薄膜によつて設置
した液晶電気光学装置の断面図である。 ６……透明絶縁性基板、７，１３……透明電
極、８……MIM素子部分、９……基板側金属電
極、１０……上部金属電極、１１……誘電体薄
膜、１２……液晶層。 第６図は、第５図の平面図である。 ５……第５図に対応する切断線を示す一点鎖
線。 第７図は本発明によるDCカツト容量を設置し
た液晶電気光学装置の液晶層にかかる電圧波形を
示すものである。
Claims (1)
- １ 一対の基板内に液晶が封入され、該基板の一
方の基板上に画素電極、該画素電極に接続され、
導体−絶縁薄膜−導体からなる非線形素子、該非
線形素子に接続され外部回路接続電極が形成され
てなる液晶表示装置において、該画素電極上及び
該非線形素子上には誘電体薄膜が形成されてな
り、該非線形素子の最大抵抗値は該誘電体薄膜の
損失等価抵抗値よりも小さく液晶層の等価抵抗値
よりも大きくし、かつ該誘電体薄膜の電気容量
は、該液晶層の電気容量よりも大きいことを特徴
とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57054343A JPS58172690A (ja) | 1982-04-01 | 1982-04-01 | 液晶電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57054343A JPS58172690A (ja) | 1982-04-01 | 1982-04-01 | 液晶電気光学装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58172690A JPS58172690A (ja) | 1983-10-11 |
| JPH0419557B2 true JPH0419557B2 (ja) | 1992-03-30 |
Family
ID=12967966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57054343A Granted JPS58172690A (ja) | 1982-04-01 | 1982-04-01 | 液晶電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58172690A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6211828A (ja) * | 1986-03-14 | 1987-01-20 | Seiko Epson Corp | 液晶表示装置 |
| JP2537612B2 (ja) * | 1987-02-13 | 1996-09-25 | セイコーエプソン株式会社 | 液晶表示素子 |
| JPH0445427A (ja) * | 1990-06-13 | 1992-02-14 | Nec Corp | 液晶表示素子 |
| JP2760336B2 (ja) * | 1996-01-29 | 1998-05-28 | セイコーエプソン株式会社 | 液晶表示素子 |
-
1982
- 1982-04-01 JP JP57054343A patent/JPS58172690A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58172690A (ja) | 1983-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5162901A (en) | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto | |
| US4978203A (en) | Liquid crystal device with an apparent hysteresis | |
| EP0166948B1 (en) | Displays and subassemblies having improved pixel electrodes | |
| US6411348B2 (en) | Active matrix substrate and producing method of the same | |
| GB2153589A (en) | Thin film transistor | |
| US5442224A (en) | Two-terminal mim device having stable non-linearity characteristics and a lower electrode of thin TA film doped with nitrogen | |
| US5069534A (en) | Active matrix liquid crystal display with series-connected MIM structures as a switching element | |
| EP0246945A1 (fr) | Ecran de visualisation électrooptique, et procédé de réalisation | |
| JPH0419557B2 (ja) | ||
| US4929059A (en) | Non-linear element for liquid crystal displays | |
| KR930011475B1 (ko) | 금속-절연체-금속형 구조를 갖는 다이오우드 | |
| JPH02310536A (ja) | アクティブマトリクス基板 | |
| US5539549A (en) | Active matrix substrate having island electrodes for making ohmic contacts with MIM electrodes and pixel electrodes | |
| KR20010015145A (ko) | 박막 트랜지스터 기판 및 액정 표시장치 | |
| KR100247110B1 (ko) | 전기 광학 장치 | |
| EP0636922B1 (en) | Non-linear resistance element, method of its manufacture, and liquid crystal display | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| JPH0273330A (ja) | アクティブマトリクス基板 | |
| CN113077765B (zh) | 像素驱动电路、液晶显示面板及其驱动方法、显示装置 | |
| JPH11305262A (ja) | 液晶表示装置及びその製造方法 | |
| JP3166317B2 (ja) | 電気装置の製造方法 | |
| JPS5820020B2 (ja) | 液晶表示パネル | |
| JPH02301727A (ja) | 液晶表示装置 | |
| JPS5825247B2 (ja) | 液晶表示素子 | |
| JP2540957B2 (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置及びその製造方法 |