JPH0419611A - 同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、レーザプリンタなどに適用して好適な同期
回路に関する。

［発明の背景］ 画像処理装置例えば、レーザプリンタを使用したデジタ
ル複写機などは、第４図に示すようにスキャナ一部（画
像読見み取り部）３０、画像処理部４０およびプリンタ
部１０で構成されている。

画像読み見り取部３０を駆動して原［２０を光学的に走
査することにより原稿２０の画像情報が光学像に変換さ
れ、これが画像処理部４０に供給されて画像信号に変換
されると共に所定の１ｉｌｉ像処理がなされる。

画像処理とは、拡大縮小処理、網かけ処理、中抜き処理
などのほか、カラー構成の場合には、カラーゴースト補
正処理などが含まれる。

プリンタ部（レーザプリンタ）１０では、画像処理部４
０で形成された所定ビットのデジタル画像信号（画像デ
ータ）に基づいて画像が記録される。

第５図は、プリンタ部１０の一例を示すものである。こ
の例では、感光体ドラムを使用した電子写真式のプリン
タが使用きれると共に静電潜像を形成する光源としてレ
ーザビームが使用される。

同図において画像処理部４０より出力きれる画像データ
ＤＡＴＡは変調回路５０に供給され、画像データＤＡＴ
Ａに基づいた信号が形成される。

変調回路５０からの信号は、レーザ駆動回路３２を介し
て半導体レーザ３１に供給され、これによって画像記録
が行なわれる。

レーザ駆動回路３２は水平および垂直有効区間のみ駆動
状態となるようにタイミング回路３３からの制ｔ［Ｉ信
号で制御される。

レーザ駆動回路３２には、半導体レーザ３１よリレーザ
ビーム光量を示す信号がフィードバックされ、その光量
が一定となるように半導体レーザ３１の駆動が制御きれ
る。

半導体レーザ３１より出力されるレーザビームは、ポリ
ゴンミラー３５に供給きれて偏向きれる。

このポリゴンミラー３５によって偏向されたレーザビー
ムの操作開始点は、インデックスセンサ３６によって検
出きれ、その検出信号は、電流電圧変換用アンプ３７に
よ）て電圧信号に変換きれてインデックス信号（入力同
期信号）Ｓｉが形成される。

このインデックス信号Ｓｉは、同期回路６０に供給され
る。同期回路６０には、発振回路５５より所定の周波数
を有するクコツクＣＬＫか供給されて、これが１／Ｎ　
（Ｎは整数であって、例えばＮ＝４）に分周きれると共
にインデックス信号Ｓｉに同期した分周出力ＤＣＫが出
力される。この分周出力ＤＣＫは、変調回路５０にその
データクロックとして供給されることになる。

３４はポリゴンミラー３５を回転きせるモーター駆動＠
路であり、そのオン、オフ＃御信号はタイミング回路３
３から供給される。

第６図は、レーザビームが結像する像露光系（レーザビ
ームスキャナー）の−例である。

半導体レーザ３１より出射されるレーザビームは、ミラ
ー４２および４３を介して上述したポリゴンミラー３５
に入射される。ポリゴンミラー３５によってレーザビー
ムが偏向され、これがビーム径を規制する結像用のｆθ
レンズ４４を介して感光体ドラム４７の表面に照射きれ
る。

なお４５および４６は、倒れ負補正用のシリンドリカル
レンズである。

ここで、ポリゴンミラー３５によって、レーザビームは
感光体ドラム４７０表面を一定速度で所定の方向ａに走
査され、これにより画像データに対応した露光がおこな
われて静電潜像か形成きれる。そして、この静電潜像に
対して逆極性に市電したトナーが付着されて現像がおこ
なわれ、その後記録紙がトナー像に重ねられ、記録紙の
裏側からコロナ帯電器でコロナ帯電極性とは、逆極性の
電荷が記録紙に与えられることにより、トナー像が記録
紙に転写される。

ところで、上述したように変調回路５０に供給きれるデ
ータクロックＤＣＫは、レーザビームをスキャンするこ
とによって得られるインデックス信号Ｓｉ（水平同期１
８号）から作り出されるが、その方法としては、分周方
式と選択方式の代表的手段が知られている。

分周方式は、例えば特公昭５８−３２５４５号公報に示
されるような手段を採用するものであって、目的のクロ
ック周波数より整数倍の高周波信号を分周して所定のデ
ータクロックＤＣＫを形成している。

また、選択方式の代表的な構成としては、例えば特公昭
６３−４１４６６号公報などに開示された構成がある。

この選択方式は、クロック周期を精度分デイレーライン
によって等間隔に分割し、予め定めたインデックス信号
の関係となるクロックのデイレ−信号を選択するような
構成かなされている。

［発明が解決しようとする課題］ 上述した従来例のうち分周方式を採用する場合、例えば
データクロックＤＣＫとして、１５．２７ＭＨｚのクロ
ック周波数を得、なおかっ、１／８画素の精度を得るた
めには、その基本となる発振周波数は１２２．１６ＭＨ
ｚとなる。

このように精度を上げるため高い発振周波数を必要とす
る関係上、同期回路が複雑化する欠点がある。

また、選択方式による場合、同じくデータクロックＤＣ
Ｋのクロック周波数として、１５．２７ＭＨｚ、１／８
画素の精度を得るためには、はぼ８１８６ｎ／ｓｅｅの
デイレーラインが必要である。

そして、１クロツクに対して、１周期端度分の等間隔分
割するに適当なデイレ−タイムを持ったデイレーライン
を用意しなければならないが、このようなデイレーライ
ンを入手するのはきわめて困難であり、これまた同期回
路のコストアップをもたらす要因となっている。

そこで、この発明はこのような点を解決したものであっ
て、デイレーラインを使用せずに精度を維持したままデ
ータクロックを得るための基本周波数を下げることので
きる同期回路を提案するものである。

［課題を解決するための手段］ 上述の課題を解決するため、この発明においては、位相
の異なる複数のクロックと、これらクロックを１／Ｎ　
（Ｎは整数）に分周する分周回路と。

上記複数のクロックを入力同期信号に同期させた出力パ
ルスを形成する手段と、これら出力パルスと入力同期信
号からこの入力同期信号に対して一定のタイミングで同
期した上記出力パルスを検出するパルス検圧手段とを有
し、このパルス検出手段より得られる検出パルスに基づ
いて上記入力同期信号に同期した分周出力か出力される
ようになきれなことを特徴とするものである。

［作　用］ 入力同期信号としては、インデックス信号Ｓｉが使用さ
れ、位相の異なる複数のクロックとしては、第１および
第２のクロックＣＬＫａ、ＣＬＫｂが使用される。両ク
ロックＣＬＫａ、ＣＬＫｂは、１８ｏ°位相の異なるク
ロックである。

Ｄ型フリップフロップ６５．６６からは入力同期信号に
同期した出力パルスＦａ、Ｆｂが出力される。

これら出力パルスＦａ、Ｆｂと入力同期信号であるイン
デックス信号Ｓｉが、パルス検出手段、実施例では最先
パルス検出手段を構成するオア回路７０．７１に供給さ
れて、最先検出パルスＧａ。

Ｇｂが形成される。

第２図に示すように、クロックＣＬＫａの方がクロック
ＣＬＫｂよりも速くインデックス信号Ｓｉに同期した場
合には、オア回路７０より最先検出パルスＧａが得られ
る。この最先検出パルスＧａによって、分周回路６３の
みかリセットされるから、この分周回路６３からは、イ
ンデックス４８号Ｓｉに同期した分周出力Ｋａが出力さ
れる。

最先検出パルスＧａ、Ｇｂによってクロック選択パルス
Ｈａが形成きれ、このクロック選択パルスＨａによって
、分周出力Ｋａが選択され、これがデータクロックＤＣ
Ｋとして利用される。

これに対しクロックＣＬＫｂのほうが、クロックＣＬＫ
ａよりも速くインデックス信号Ｓｉに同期した信号とな
る場合には、第３図に示すようにオア回路７１より出力
される最先検出パルスＧｂによって分周回路６４がリセ
ットされ、またクロック選択パルスＨｂが得られる結果
、この場合には、分周回路６４より出力きれた分周出力
ＫｂがデータクロックＤＣＫとして選択されることにな
る。

このように１／Ｎの分周回路６３．６４を使用するだけ
て基本クロック周波数を１／Ｎに分周した周波数を持つ
データクロックＤＣＫが得られる。

［実　施　例１ 続いて、この発明に係る同期回路を上述したレーザプリ
ンタに適用した場合につき、第１図以下を参照して詳細
に説明する。

この発明においては、入力同期信号としてインデックス
信号Ｓｉか使用されると共に位相の異なる複数のクロッ
クとしては、それぞれ１８０°の位相差を持つ一対のク
ロックＣＬＫａ、ＣＬＫｂを使用した場合を例示する。

きて、第１図に示す同期回路６０において、端子６１に
はクロックＣＬＫａが、端子６２にはこれと１８０６位
相の異なるクロックＣＬＫｂがそれぞれ供給きれる。こ
れらクロ・ンクＣＬＫａ、ＣＬＫｂは、１／Ｎ　（Ｎは
整数で、本例ではＮ＝４）の分周回路６３．６４に供給
されて１／４に分周された分周出力Ｋａ、Ｋｂが出力さ
れる（第２図Ｈ，Ｉ）　　。

一対のクロックＣＬＫａ、ＣＬＫｂはインテ・ンクス信
号Ｓｉと共に一対のＤ型フリップフロ・ンブ６５．６６
に供給される。すなわちクロックＣＬＫａ、ＣＬＫｂは
クロックとして、インデックス信号Ｓｉはデータとして
、所望の端子に供給される。

一対のＤ型フリップフロップ６５．６６はクロックＣＬ
Ｋａ、ＣＬＫｂをインデックス信号Ｓｉに同期させた出
力パルスを形成する手段であって、これら一対のＤ型フ
リップフロップ６５．６６からは出力パルスＦａ、Ｆｂ
が得られる。（第２図り、Ｅ）。これら出力パルスＦａ
、Ｆｂと、インバータ６８によって位相反転されたイン
デックス信号Ｓｉとか、パルス検圧手段、本例では最先
パルス検出手段を構成する一対のオア回路７ｏ、７１に
供給される。

第１のオア回路７２には、位相反転されたインデックス
信号Ｓ；と共に、第１のＤ型フリップフロップ６５より
出力された位相反転後の出力パルス７τと第２のＤ型フ
リップフロップ６６より出力された出力パルスＦｂとが
供給され、これより第２図Ｆに示すような最先検出パル
スＧａか出力される。

同しく、第２のオア回路７１には、位相反転されたイン
デックス信号Ｓｉと、出力パルスＦａおよび位相反転さ
れた出力パルス７Ｔか供給されこれより第２図Ｇに示す
ような最先検出パルスＧｂが得られる。

そして第１の最先検出パルスＧａか第１の分周回路６３
にリセット信号として供給きれ、第２の最先検出パルス
Ｇｂが第２の分周回路６４にリセット信号として供給さ
れる。

これら最先検出パルスＧａ、Ｇｂは、ざらにクロック選
択パルス形成手段であるＤ型フリップフロップ７３に供
給される。

すなわち、第１の最先検出パルスＧａはプリセット端子
ＰＲに、第２の最先検出パルスＧｂはクリア端子ＣＬに
供給される。そして、データ入力端子りおよびクロック
入力端子は接地きれている。

Ｄ型フリップフロップ７３より出力された一方のクロッ
ク選択パルスＨａがナンド回路７４に供給されて第１の
分周出力Ｋａかゲートされ、また他方のクロック選択パ
ルスＨｂが第２のナンド回路７５に供給されて第２の分
周出力Ｋｂがゲートされる。

それらの出力はきらにオア回路７６によってゲートされ
て最終的なデータクロックＤＣＫか出力されることにな
る。

ざて、このように構成された同期回路６０の動作を第２
図および第３図を参照しながら説明する。

第２図は、同図Ａ、Ｂ、Ｃに示すようにインデックス信
号Ｓｉに対して、クロックＣＬＫａがＣＬＫｂより先行
する形で入力した場合の動作例である。この場合には、
同図Ｆに示すような最先検出パルスＧａが得られるから
、これによって分周回路６３のみリセットされることに
なる。

また、第１の最先検出パルスＧａによってクロック選択
パルスＨａ（同図Ｊ）がハイレベルとなるから、これに
よって分周出力Ｋａのみゲートきれ、こねがデータクロ
ックＤＣＫとして使用される。

これに対して第２の最先検出パルスＧｂは得られないた
め、クロック選択パルスＨｂもローレベル状態となり、
第２の分周出力Ｋｂはゲートされない。

このように第２図Ａ、Ｂ、Ｃの関係にあるときには、端
子６１に供給されたクロックＣＬＫａに対する分周出力
ＫａかデータクロックＤＣＫとして使用される。

これに対して、クロックＣＬＫａとＣＬＫｂの関係か逆
転した場合には、第３図Ａ、Ｂ、Ｃのようになる。

この場合には同図Ｇに示すようにオア回路７１側から第
２の最先検出パルスＧｂか出力され、これに基づいて第
２の分周回路６４のみリセットされる。また、同図Ｊの
クロック選択パルスＨｂのみハイレベルとなるから、こ
の場合には第２の分周出力Ｋｂ（同図■）かゲートされ
、これかデータクロックＤＣＫとして使用されることに
なる。

すなわち、この場合には、端子６２に供給されたクロッ
クＣＬＫｂの分周出力がデータクロックＤＣＫとなる。

この第１図に示す同期回路６０においては、簡単な論理
回路構成および１／４分周回路６３，６４のみによって
端子６１．６２に供給されたクロックＣＬＫａ、ＣＬＫ
ｂの周波数を１／４に分周することができる。

そのため、上述したようにデータクロックＤＣＫの周波
数として１５．２７ＭＨｚのものを使用し、１／８画素
の精度を得るためには、発振回路５５より出力されるク
ロックＣＬＫａ、ＣＬＫｂの発振周波数としてはその４
倍である６１．０８ＭＨｚを使用すればよいことになる
。

上述では、入力同期信号であるインデックス信号Ｓｉに
対して一定のタイミングで同期した出力パルスを検出す
るパルス検出手段としては、インデックス信号Ｓｉに最
も速いタイミングで同期した出力パルスを検出するよう
にしているが、これは−例に過ぎない。

また、上述においては、この発明に係わる同期回路６０
を第４図に示すようなプリンタ部１０における同期回路
に使用した例を説明したか、この他の構成をとるレーザ
プリンタなどの同期回路に適応できるのは言うでもない
。

［発明の効果］ 以上のように、この発明においては複数の分周回路と簡
単な論理回路の構成によって入力クロック周波数を所定
分の１に分周して出力させることができる。

そのためこの発明においては、デイレーラインを使用せ
ずに、精度を維持したまま最終クロックを得るために使
用される発振回路の周波数を下げることができる。

こねによってこの発明によれば、発振回路自体の構成を
簡略化できると共に、高価なデイレーラインを使用する
ことかないから、従来構成に比べ大幅なコストダウンを
はがることかできる特徴を有する。

したがって、この発明に係る同期回路は、上述したレー
ザプリンタ用同期回路などに適応して好適である。

【図面の簡単な説明】

第１図はこの発明に係る同期回路の一例を示す系統図、
第２図および第３図はその動作説明に供する波形図、第
４図は画像処理の一例を示す系統図、第５図はプリンタ
部の一例を示す系統図、第６図はレーザビームスキャナ
ーの一例を示す構成図である。 １０　・　・ ２０　・　・ ３０　・　・ ４０　・　・ ３１　・　・ ４７　・　・ ５０　・　・ ５５　・　・ ６０　・　・ ・プリンタ部 ・原稿 ・スキャナ一部 ・画像処理部 ・半導体レーザ ・感光体ドラム ・変調回路 ・発振回路 ・同期回路 ６３゜ ・分周回路 ６５゜ ６６゜ ７３　・ ・Ｄ型フリップフロップ ？０．　７１゜ ７６　・ ・オア回路 ７４゜ ７５　・ ・ナンド回路

Claims (1)

【特許請求の範囲】
1. （１）位相の異なる複数のクロックと、 これらクロックを１／Ｎ（Ｎは整数）に分周する分周回
   路と、上記複数のクロックを入力同期信号に同期させた
   出力パルスを形成する手段と、これら出力パルスと入力
   同期信号からこの入力同期信号に対して一定のタイミン
   グで同期した上記出力パルスを検出するパルス検出手段
   とを有し、このパルス検出手段より得られる検出パルス
   に基づいて上記入力同期信号に同期した分周出力が出力
   されるようになされたことを特徴とする同期回路。