JPH04196565A - 半導体素子収納用パッケージ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子を収容するための半導体素子収納用
パッケージの改良に関するものである。

（従来技術及びその課題） 従来、半導体素子を収容するためのパッケージ、特にガ
ラスの溶着によって封止するガラス封止型の半導体素子
収納用パッケージは、アルミナセラミックス等の電気絶
縁材料から成り、中央部に半導体素子を収容する空所を
形成するための凹部を有し、上面に封止用のガラス層が
被着された絶縁基体と、同じく電気絶縁材料から成り、
中央部に半導体素子を収容する空所を形成するための凹
部を有し、下面に封止用のガラス層か被着された蓋体と
、内部に収容する半導体素子を外部の電気回路に電気的
に接続するための外部リード端子とにより構成されてお
り、絶縁基体の上面に外部リード端子を載置させるとと
もに予め被着させておいた封止用のガラス層を溶融させ
ることによって外部リード端子を絶縁基体に仮止めし、
次に前記絶縁基体の凹部に半導体素子を取着するととも
に該半導体素子の各電極（信号電極、電源電極、接地電
極等）をボンディングワイヤを介して外部り一ト端子に
接続し、しかる後、絶縁基体と蓋体とをその相対向する
主面に被着させておいた封止用のガラス層を溶融一体化
させ、絶縁基体と蓋体とから成る容器を気密に封止する
ことによって最終製品としての半導体装置となる。

尚、かかる従来の半導体素子収納用パッケージは内部に
収容する半導体素子か供給電源電圧の変動の影響を受け
ないようにするために通常、容量素子か付加されており
、該半導体素子収納用パッケージへの容量素子の付加は
一般に容器を構成する絶縁基体内部に多層電極を配し、
多層電極間に絶縁基体材料を誘電体として一定の静電容
量を形成したり、絶縁基体の半導体素子を収容する凹部
底面にチタン酸バリウム磁器からなる容量素子を取着し
たりすることによって行われている。

しかしながら、この従来の半導体素子収納用パッケージ
においては容量素子の付加が容器を構成する絶縁基体の
内部に多層電極を配することによって行われている場合
、絶縁基体は一般にアルミナセラミックスから成り、該
アルミナセラミックスは誘電率か低い（誘電率９〜１０
）ことから多層電極間に形成される静電容量も極めて小
さいものとなり、その結果、半導体素子の電源電圧変動
に起因する誤動作を完全に防止することかできないとい
う欠点を有していた。

尚、この欠点を解消するために多層電極の層数や電極対
向面積を増大させ、多層電極間に形成される静電容量を
大きくすることも考えられるか、電極の層数や面積を増
大させるとパッケージ自体の形状か大きく成り、内部に
半導体素子を収容し、半導体装置とすると該半導体装置
か極めて大型のものとなる欠点を誘発する。

また絶縁基体の半導体素子を収容する凹部内にチタン酸
バリウム磁器から成る容量素子を取着することによって
半導体素子収納用パッケージに容量素子を付加した場合
、絶縁基体の半導体素子を収容する凹部がチタン酸バリ
ウム磁器から成る容量素子を取着するために大きくなり
、その結果、上述と同様、製品としての半導体装置か大
型化してしまうという欠点を有する。

更に前記絶縁基体の外観形状をそのままとし、半導体素
子を収容する凹部のみの形状を容量素子か取着し得る程
度に大きくすることも考えられるか凹部の形状のみを大
きくすると絶縁基体と蓋体とを接合させ容器の内部を気
密封止する際、絶縁基体と蓋体との接合面積が狭くなっ
て容器の気密封止の信頼性か大きく低下するという欠点
を誘発してしまう。

そこて上記欠点を解消するために絶縁基体上面にメタラ
イズ金属層を被着させておき、該メタライズ金属層上に
高誘電率のガラス部材を介して外部リード端子を固定し
、メタライズ金属層と外部リード端子との間に容量素子
を形成することによって半導体素子収納用パッケージに
容量素子を付加することが考えられる。

しかしながら、メタライズ金属層と外部リード端子との
間に形成される容量素子はその静電容量値を半導体素子
に供給電源電圧変動の影響を与えないような大きな値と
するのにガラス部材の誘電率を大きくしなければならず
、ガラス部材の誘電率を大きくすると次の欠点か誘発さ
れる。

即ち、隣接する外部リード端子の各々を伝播する電気信
２号はその間に介在するガラス部材の誘電率か大きいと
互いに大きく影響し合って各電気信号にノイズを発生さ
せてしまい、そのノイズか電気信号とともに内部に収容
する半導体素子に伝播され、半導体素子に誤動作を起こ
させてしまうという欠点か誘発される。

一ジては外部リード端子の電気信号の伝播速度か極めて
遅くなってパッケージ内部に信号の伝播速度が速い高速
駆動を行う半導体素子はその収容か不可となってしまう
。

（発明の目的） 本発明は上記欠点に鑑み案出されたもので、その目的は
内部に高速駆動を行う半導体素子の収容を可能とし、且
つ収容する半導体素子を長期間にわたり誤動作すること
なく安定に作動させることができる小型の半導体素子収
納用パッケージを提供することにある。

（課題を解決するための手段） 本発明は半導体素子を収容するための凹部を育する絶縁
基体と蓋体とから成る半導体素子収納用パッケージにお
いて、前記絶縁基体はその上面にメタライズ金属層が被
着され、且つ該メタライズ金属層上に外部リード端子か
誘電率１７．０以上の下ガラス材と誘電率１４．０以下
の上ガラス材の二層構造を有するガラス部材を介して固
定されるとともに外部リード端子のうち半導体素子の電
源電極もしくは接地電極と接続される端子か前記メタラ
イズ金属層に電気的に接続していることを特徴とするも
のである。

（実施例） 次に本発明を添付図面に示す実施例に基つき詳細に説明
する。

第１図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図であり、１はアルミナセラミックス等の
電気絶縁材料より成る絶縁基体、２は同じく電気絶縁材
料より成る蓋体である。この絶縁基体１と蓋体２とによ
り半導体素子３を収容するための容器か構成される。

前記絶縁基体ｌ及び蓋体２にはそれぞれの中央部に半導
体素子３を収容する空所を形成するための四部が設けて
あり、絶縁基体ｌの凹部１ａ底面には半導体素子３か接
着材を介し取着固定される。

前記絶縁基体１及び蓋体２は従来周知のプレス成形法を
採用することよって形成され、例えは絶縁基体１及び蓋
体２かアルミナセラミックスから成る場合には第１図に
示すような絶縁基体１または蓋体２に対応した形状を有
するプレス型内にアルミナセラミックスの粉末を充填さ
せるとともに一定圧力を印加して成形し、しかる後、成
形品を約１５００°Ｃの温度で焼成することによって製
作される。

また前記絶縁基体１はその上面にメタライズ金属層４が
被着されており、更にメタライズ金＠層４の上部には外
部リード端子５か上ガラス材６ａと下ガラス材６ｂとの
二層構造を有するガラス部材６を介して固定され、メタ
ライズ金属層４と外部リード端子５との間にガラス部材
６を誘電体材料とした容量素子Ａが形成されている。こ
の容量素子Ａは半導体素子３の電源電極と接地電極の間
に接続され、半導体素子３に供給電源電圧の変動に起因
した悪影響か及はさないように作用する。

前記絶縁基体１の上面に被着されるメタライズ金属層４
は金（Ａｕ）、銀−白金（Ａｇ−Ｐｔ）、銀−パラ４ウ
ム（Ａｇ−Ｐｄ）等の金属材料から成り、金粉末等に適
当な有機溶剤、溶媒を添加混合して得た金属ペーストを
絶縁基体１の上面に従来周知のスクリーン印刷法を採用
することによって印刷塗布し、しかる後、これを約４５
０°Ｃの温度で焼成し、金粉末等を絶縁基体１の上面に
焼き付けることによって被着される。

前記メタライズ金属層４は半導体素子３に供給される電
源電圧の変動を平滑化して半導体素子３の誤動作を有効
に防止する容量素子Ａの一方の電極として作用し、該メ
タライズ金属層４には半導体素子３の電源電極、或いは
接地電極が電気的に接続される。

前記メタライズ金属層４か被着された絶縁基体１の上部
にはまた外部リード端子５がガラス部材６を介して固定
されており、該ガラス部材６は絶縁基体１上に外部リー
ド端子５を固定するとともに容量素子Ａの誘電体材料と
して作用する。

前記ガラス部材６は下ガラス材６ａと上ガラス材６ｂと
から成る二層構造を有しており、下ガラス材６ａは誘電
率か１７．０以上（室温ＩＭＨｚ）のガラス材料で、ま
た上ガラス材６ｂは誘電率か１４．０以下（室温ＩＭＨ
ｚ）のガラス材料で形成されている。

前記ガラス部材６を構成する下ガラス材６ａは例えば、
酸化鉛６０．０乃至９０．０重量％、酸化ホウ素５゜０
乃至１５．０重量％に、フィラーとしてのペロブスカイ
ト型のチタン酸塩を５．０乃至５０．０重量％含存させ
たガラスから成り、該各ガラス原料粉末に適当な有機溶
剤、溶媒を添加混合して得たガラスペーストを絶縁基体
１の上面に従来周知のスクリーン印刷法により印刷塗布
し、しかる後、これを約５００″Ｃの温度で焼き付ける
ことによって絶縁基体１の上面に被着される。

前記下ガラス材６ａはその誘電率か１７．０以上と高い
ことからメタライズ金属層４と外部リード端子６との間
に形成される容量素子Ａの静電容量値か極めて大きな値
となり、その結果、容量素子Ａによって供給電源電圧の
変動に起因する半導体素子への悪影響を有効に防止する
ことかでき、内部に収容する半導体素子を誤動作させる
ことなく安定に作動させることかできる。

尚、前記下ガラス材６ａはその誘電率か１７．０未満で
あるとメタライズ金属層４と外部リード端子５との間に
形成される容量素子Ａの静電容量値かガラス部材６ａの
厚みを薄くしない限り所望する大きな値とならず、ガラ
ス部材６ａの厚みを薄くすると外部リード端子５の絶縁
基体ｌ上での固定強度か大幅に低下してしまう。従って
、前記ガラス部材６ａはその誘電率が１７．０（室温Ｉ
ＭＨｚ）以上に特定される。

また前記下ガラス材６ａはその厚みか０．０５ｍｍ未満
であると絶縁基体ｌに外部リード端子５を強固に固定て
きな（なる危険性があり、また０、　５ｍｍを越えると
外部リード端子５とメタライズ金属層４との間に形成さ
れる容量素子Ａの静電容量値か小さな値となって半導体
素子３への電源電圧変動の影響を有効に防止できなくな
る危険性がある。従って、前記ガラス部材６ａはその厚
みを０，０５乃至０゜５ｍｍの範囲としておくことか好
ましい。

更に前記ガラス材６を構成する上ガラス材６ｂは例えば
、酸化鉛５０．０乃至８０．０重量％、酸化ホウ素５．
０乃至１５．０重量％、酸化亜鉛１５．０重量％以下、
酸化ケイ素１０．０重量％以下、酸化アルミニウムｌ０
１０重量％以下を含むガラスから成り、該各ガラス原料
粉末に適当な有機溶剤、溶媒を添加混合して得たガラス
ペーストを下ガラス材６ａの上面に従来周知のスクリー
ン印刷法により印刷塗布し、しかる後、これを約４００
°Ｃの温度で焼き付けることによって下ガラス材６ａの
上面に被着される。

前記上ガラス材６ｂはその誘電率が１４．０以下と低い
ことがら該上ガラス材６ｂに固定される外部リード端子
５の信号伝播速度を極めて速いものとなすことができ、
その結果、パッケージ内部に信号の伝播速度が速い高速
駆動を行う半導体素子を収容することも可能となる。

尚、前記ガラス部材６ｂはその厚みが０．０５ｍｍ未満
であると下ガラス材６ａが外部リード端子５に影響を与
え、外部リード端子５を伝わる信号の伝播速度を遅いも
のとなす傾向にある。従って、上ガラス材６ｂはその厚
みを０．０５ｍｍｐｌ上としておくことか好ましい。

また前記ガラス部材６を介して絶縁基体１の上部に固定
される外部リード端子５は例えば、コバール金属（Ｆｅ
−Ｎｉ−Ｃｏ合金）や４２Ａｌｌｏｙ（Ｆｅ−Ｎｉ合金
）等の金属から成り、該コバール金属等のインゴット（
塊）を従来周知の圧延加工法及び打ち抜き加工法を採用
することによって所定の板状に形成される。

前記外部リード端子５は内部に収容する半導体素子３の
信号電極、電源電極及び接地電極を外部電気回路に接続
する作用を為し、その一端には半導体素子３の各電極か
ボンディングワイヤ７を介して接続され、外部リード端
子５を外部電気回路に接続することによって半導体素子
３は外部電気回路と接続されることとなる。

尚、前記外部リード端子５はその外表面にニッケル、金
等から成る良導電性で、且つ耐蝕性に優れた金属をメツ
キにより２．０乃至２０．０μｍの厚みに層着させてお
（と外部リード端子５の酸化腐食を有効に防止するとと
もに外部リード端子５と外部電気回路との電気的接続を
良好となすことかてきる。そのため外部リード端子５は
その外表面にニッケル、金等をメツキにより２．０乃至
２０．０μｍの厚みに層着させておくことか好ましい。

前記外部リード端子５は該外部リード端子５に直接接触
する上ガラス材６ｂの誘電率か１４．０以下と低いこと
から隣接する外部リード端子５の各々を伝わる電気信号
は互いに大きく影響し合って各電気信号にノイズを発生
させることはなく、該ノイズによって内部に収容する半
導体素子に誤動作を起こさせることもない。

また前記外部リード端子５は半導体素子３に供給される
電源電圧の変動を平滑化して半導体素子３の誤動作を有
効に防止する容量素子Ａの一方の電極としても作用し、
該外部リード端子５のうち半導体素子３の電源電極ある
いは接地電極が接続される端子５ａはボンディングワイ
ヤ７ａを介して絶縁基体ｌの上面に被着させたメタライ
ズ金属層４に電気的に接続され、これによって外部リー
ド端子５とメタライズ金属層４との間に形成される容量
素子Ａは半導体素子３の電源電極と接地電極の間に電気
的に接続されることとなる。

前記半導体素子３の電源電極と接地電極との間に接続さ
れる容量素子Ａは、メタライズ金属層４を被着させた絶
縁基体１の上部に外部リード端子５を高誘電率の下ガラ
ス材６ａを含むガラス部材６を介し固定することによっ
て形成されることから絶縁基体１の半導体素子３を取着
する凹部１ａの大きさを容量素子Ａを取着するために特
別大きくする必要は一切ない。そのため後述する絶縁基
体１と蓋体２とを接合させ容器を気密封止することによ
って半導体装置となす際、絶縁基体１と蓋体２とはその
外観形状を大きくすることなく両者の接合面積を広くな
すことかてき、その結果、容器の気密封止の信頼性を高
いものとして、且つ半導体装置の形状も小型となすこと
かできる。

また前記半導体素子３の電源電極と接地電極との間に接
続される容量素子Ａはその静電容量値か大きいため供給
電源電圧の変動に起因する半導体素子３への影響を有効
に防止することもでき、これによって半導体素子３は供
給電源電圧の変動に左右されることなく安定に作動する
ことが可能となる。

前記外部リード端子５か固定された絶縁基体１はまたそ
の上面に蓋体２かガラス材６ｃを介して接合され、これ
によって絶縁基体ｌと蓋体２とから成る容器内部に半導
体素子３が気密に封止される。

前記蓋体２を絶縁基体１に接合させるガラス材６ｃは低
融点のガラス材料から成り、該ガラス材６ｃは予め蓋体
２の下面に被着されている。

尚、前記ガラス材６ｃは酸化鉛５０．０乃至ＳＯ，Ｏ重
量％、酸化ホウ素５．０乃至１５．０重量％、酸化亜鉛
１５．０重量％以下、酸化ケイ素１０．０重量％以下、
酸化アルミニウム１０．０重量％以下を含むガラスから
成り、該各ガラス原料粉末に適当な有機溶剤、溶媒を添
加混合して得たガラスペーストを蓋体２の下面に従来周
知のスクリーン印刷法により印刷塗布するとともにこれ
を約４００℃の温度で焼成することによって蓋体２下面
に被着される。

かくしてこの半導体素子収納用パッケージによれば絶縁
基体ｌの凹部１ａ底面に半導体素子３を取着するととも
に該半導体素子３の各電極をボンディングワイヤ７によ
り外部リード端子４に接続させるとともに半導体素子３
の電源電極、或いは接地電極か接続される外部リード端
子５ａをボンディングワイヤ７ａを介して絶縁基体１の
上面に被着させたメタライズ金属層４に接続させ、しか
る後、絶縁基体１と蓋体２とを蓋体２の下面に予め被着
させておいたガラス材６ｃを加熱溶融させ、接合させる
ことによって内部に半導体素子３を気密封止し、これに
よって最終製品としての半導体装置が完成する。

（発明の効果） 以上の通り、本発明の半導体素子収納用パッケージによ
れば、絶縁基体の上面にメタライズ金属層を被着し、更
にその上部に外部リード端子を誘電率が１７．０以上の
下ガラス材と誘電率か１４．０以下の上ガラス材との二
層構造を有するガラス部材を介して固定するとともに該
外部リード端子のうち半導体素子の電源電極もしくは接
地電極か接続される端子を前記メタライズ金属層に電気
的に接続したことからメタライズ金属層と外部リード端
子との間に大きな静電容量を有した容量素子を形成する
ことかでき、その結果、前記容量素子によって供給電源
電圧の変動に起因する半導体素子への悪影響を有効に防
止し、半導体素子を長期間にわたり正常、且つ安定に作
動させことが可能となる。

また外部リード端子に接するガラス材の誘電率か低いこ
とから隣接する外部リード端子の各々を伝播する電気信
号は互いに大きく影響し合ってノイズを発生することは
なく、該ノイズによって内部に収容する半導体素子に誤
動作を起こさせることもない。

更に前記容量素子はメタライズ金属層を被着させた絶縁
基体の上部に外部リード端子を誘電率が１７．０以上の
ガラス部材を介し固定することによって形成されること
から絶縁基体の半導体素子を取着する凹部の大きさを容
量素子を取着するために特別大きくする必要は一切ない
。そのため絶縁基体と蓋体とを接合させ容器を気密封止
することによって半導体装置となす際、絶縁基体と蓋体
とはその外観形状を大きくすることなく両者の接合面積
を広くなすことかでき、その結果、容器の気密封止の信
頼性を高いものとして、且つ半導体装置も小型となすこ
とかできる。

【図面の簡単な説明】

第１図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。 ■・・・絶縁基体　　２・・・蓋体 ４・・・メタライズ金属層 ５・・・外部リード端子 ６・・・ガラス部材 ６ａ　・・下ガラス材 ６ｂ　・・上ガラス材

Claims (1)

【特許請求の範囲】
1. 　半導体素子を収容するための凹部を有する絶縁基体と
   蓋体とから成る半導体素子収納用パッケージにおいて、
   前記絶縁基体はその上面にメタライズ金属層が被着され
   、且つ該メタライズ金属層上に外部リード端子が誘電率
   １７．０以上の下ガラス材と誘電率１４．０以下の上ガ
   ラス材の二層構造を有するガラス部材を介して固定され
   るとともに外部リード端子のうち半導体素子の電源電極
   もしくは接地電極と接続される端子が前記メタライズ金
   属層に電気的に接続していることを特徴とする半導体素
   子収納用パッケージ。