JPH04196936A - フレーム同期回路 - Google Patents
フレーム同期回路Info
- Publication number
- JPH04196936A JPH04196936A JP2332374A JP33237490A JPH04196936A JP H04196936 A JPH04196936 A JP H04196936A JP 2332374 A JP2332374 A JP 2332374A JP 33237490 A JP33237490 A JP 33237490A JP H04196936 A JPH04196936 A JP H04196936A
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- signal
- output
- synchronized
- synchronization circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、移動体通信等において伝送路がマルチパスフ
ェージング等により変動するような場合に、時分割多重
化されたディジタル位相変調信号を受信して時分割間隔
を検出するフレーム同期回路に関するものである。
ェージング等により変動するような場合に、時分割多重
化されたディジタル位相変調信号を受信して時分割間隔
を検出するフレーム同期回路に関するものである。
従来の技術
時分割多重化されたディジタル位相変調信号のフレーム
同期を取る方法としては、ひとつに完全に入力搬送波に
同期した信号で同期検波を行い受信信号をシリアルデー
タに変換した後、シンクバタンとビットごとの相関を取
る方法がある。この方法は、有線系あるいは固定通信系
等の比較的安定した回線が確保できる場合、搬送波再生
が容易に行なえることから有用な方法である。しかし移
動体通信を考えた場合必ずしも安定な伝送路が確保され
るとは限らない。すなわち、マルチパス等による伝送路
歪みが無視できないような回線系では１．マルチパスフ
ェージングにより、受信信号の包結線および位相の急激
な変動が生じ、搬送波再生が困難となる。このような場
合に、二つ目の方法として、いわゆる準同期検波、を用
いる方法がある。これは、入力搬送波にほぼ等しい周波
数で検波した後、一つのタイムスロット内では伝送路変
動の影響はほとんど無視できると見て、検波出力である
直交、同相成分についてそれぞれ送信波形との相関を９
取？、同期を確立しょ、うとす、るものである。この方
法についての一例として、デザインアントパフォーマン
ス オブ シンクロナイゼーシ目ン テクニック アン
ド バイタービアダプティブ イコライザ フォー ナ
ローバンド ティディエムエチ モービル レディオ［
Ｇ、Ｄ’ Ａｒ１ａ ａｎｄ Ｖ、Ｚｉｎｇａｒｅｌｉ
：＃Ｄｅｓｉｇｎ ａｎｄ ｐｅｒ−ｆｏｒｍａｎｃｅ
ｏｆ ５ｙｎｃｈｒｏｎｉｚａｔｉｏｎ Ｔｅｃｈｎ
ｉｑｕｅｓ ａｎｄ Ｖ−ｉｔｅｒｂｉ Ａｄａｐｔｉ
ｖｅ Ｅｑｕａｌｉｚｅｒｓ ｆｏｒ Ｎａｒｒｏｗｂ
ａｎｄ ＴＤ−ＭＡ Ｍｏｂｉｌｅ Ｒａｄｉｏ’
、Ｐｒｏｃ、Ｔｈ１ｒｄ Ｎｏｒｄｉｃ Ｓｅ
ｍ１ｎａｒｏｎ Ｄｉｇｉｔａｌ Ｌａｎｄ Ｍｏｂ
ｉｌｅ Ｒａｄｉｏ Ｃｏｍｍｕｎｉｃａｔｉｏｎ、１
３．５゜（Ｓ’ｅｐｔ、１９８８）コ に記朝されている。
同期を取る方法としては、ひとつに完全に入力搬送波に
同期した信号で同期検波を行い受信信号をシリアルデー
タに変換した後、シンクバタンとビットごとの相関を取
る方法がある。この方法は、有線系あるいは固定通信系
等の比較的安定した回線が確保できる場合、搬送波再生
が容易に行なえることから有用な方法である。しかし移
動体通信を考えた場合必ずしも安定な伝送路が確保され
るとは限らない。すなわち、マルチパス等による伝送路
歪みが無視できないような回線系では１．マルチパスフ
ェージングにより、受信信号の包結線および位相の急激
な変動が生じ、搬送波再生が困難となる。このような場
合に、二つ目の方法として、いわゆる準同期検波、を用
いる方法がある。これは、入力搬送波にほぼ等しい周波
数で検波した後、一つのタイムスロット内では伝送路変
動の影響はほとんど無視できると見て、検波出力である
直交、同相成分についてそれぞれ送信波形との相関を９
取？、同期を確立しょ、うとす、るものである。この方
法についての一例として、デザインアントパフォーマン
ス オブ シンクロナイゼーシ目ン テクニック アン
ド バイタービアダプティブ イコライザ フォー ナ
ローバンド ティディエムエチ モービル レディオ［
Ｇ、Ｄ’ Ａｒ１ａ ａｎｄ Ｖ、Ｚｉｎｇａｒｅｌｉ
：＃Ｄｅｓｉｇｎ ａｎｄ ｐｅｒ−ｆｏｒｍａｎｃｅ
ｏｆ ５ｙｎｃｈｒｏｎｉｚａｔｉｏｎ Ｔｅｃｈｎ
ｉｑｕｅｓ ａｎｄ Ｖ−ｉｔｅｒｂｉ Ａｄａｐｔｉ
ｖｅ Ｅｑｕａｌｉｚｅｒｓ ｆｏｒ Ｎａｒｒｏｗｂ
ａｎｄ ＴＤ−ＭＡ Ｍｏｂｉｌｅ Ｒａｄｉｏ’
、Ｐｒｏｃ、Ｔｈ１ｒｄ Ｎｏｒｄｉｃ Ｓｅ
ｍ１ｎａｒｏｎ Ｄｉｇｉｔａｌ Ｌａｎｄ Ｍｏｂ
ｉｌｅ Ｒａｄｉｏ Ｃｏｍｍｕｎｉｃａｔｉｏｎ、１
３．５゜（Ｓ’ｅｐｔ、１９８８）コ に記朝されている。
発明が解決しようとする課題
上述したように、時分割多重によりディジタル位相変調
信号を送受信する場合、フレーム同期を確立するために
は、搬送波再生を確実に行い同期検波を行った後ビット
シンクバタンと相関を取るか、あるいは、準同期検波の
後、直交、同相成分ごとに波形相関を取る必要がある。
信号を送受信する場合、フレーム同期を確立するために
は、搬送波再生を確実に行い同期検波を行った後ビット
シンクバタンと相関を取るか、あるいは、準同期検波の
後、直交、同相成分ごとに波形相関を取る必要がある。
しかし伝送路変動の激しい移動体通信等においては第一
の方法は実際的ではない。また第二の方法は、完全に同
期した状態にないため、位相の状態によっては同相、直
交成分が入れ替わる等その補正が必要となるため構成が
複雑になるという課題がある。
の方法は実際的ではない。また第二の方法は、完全に同
期した状態にないため、位相の状態によっては同相、直
交成分が入れ替わる等その補正が必要となるため構成が
複雑になるという課題がある。
本発明は上記課題に鑑み、伝送路変動により搬送波再生
が困難となるような場合でも、直交、同相成分に分けて
相関を取ることなく、送信シリアルビットバタンとのみ
相関を取ることで、同期を確立することを目的とする。
が困難となるような場合でも、直交、同相成分に分けて
相関を取ることなく、送信シリアルビットバタンとのみ
相関を取ることで、同期を確立することを目的とする。
課題を解決するための手段
この目的を達成するために、本発明は、ディジタル変調
に差動符号化されたディジタル位相変調信号を用い、受
信側では、準同期検波により非同期直交復調を行う。検
波された同相、・直交成分をそれぞれ一定間隔でサンプ
リングしこのサンプリングデータを基に差動復号を行い
シリアルデータを出力する。このデータとシンクビット
バタンの比較相関を取り、フレーム間隔に同期した信号
を出力するように構成している。
に差動符号化されたディジタル位相変調信号を用い、受
信側では、準同期検波により非同期直交復調を行う。検
波された同相、・直交成分をそれぞれ一定間隔でサンプ
リングしこのサンプリングデータを基に差動復号を行い
シリアルデータを出力する。このデータとシンクビット
バタンの比較相関を取り、フレーム間隔に同期した信号
を出力するように構成している。
作用
本発明は上記構成により、差動符号化されたディジタル
変調信号を準同期検波することで、局部発振源の周波数
がある程度入力搬送波周波数に近い値であればフェージ
ングの影響を受けながらでも、同相、直交成分から位相
情報をもとに差動復号可能であり、復号シリアルデータ
とビットシンクバタンとの相関がある程度取れることか
らこれを平均化して用いることにより、送信フレームに
同期した信号を得、られる。また、送信データクロック
信号とフレーム同期信号が各々同期している場合には、
フレーム同期信号を逓倍することにより、データクロッ
ク信号を取り出すことが可能である。
変調信号を準同期検波することで、局部発振源の周波数
がある程度入力搬送波周波数に近い値であればフェージ
ングの影響を受けながらでも、同相、直交成分から位相
情報をもとに差動復号可能であり、復号シリアルデータ
とビットシンクバタンとの相関がある程度取れることか
らこれを平均化して用いることにより、送信フレームに
同期した信号を得、られる。また、送信データクロック
信号とフレーム同期信号が各々同期している場合には、
フレーム同期信号を逓倍することにより、データクロッ
ク信号を取り出すことが可能である。
実施例
以下本発明の一実施例について図面を参照しながら説明
する。第１図は、本発明によるフレーム同期回路の一実
施例を示すブロック図である。
する。第１図は、本発明によるフレーム同期回路の一実
施例を示すブロック図である。
第１図において、入力端子１０１から入力された受信入
力信号は、入力周波数にほぼ等しい周波数を発する局部
発信源１２により直交検波器１１を用いて検波される。
力信号は、入力周波数にほぼ等しい周波数を発する局部
発信源１２により直交検波器１１を用いて検波される。
検波出力である同相、直交検波出力はそれぞれサンプリ
ングクロック１０３゜１０４により一定の間隔でＡ／Ｄ
変換され、その位相情報を用いて差動復号器１５により
シリアルビットバタンとして出力される。この出力とあ
らかじめ決められた送信シンクビットバタン１７との相
関を相関器１６で取り、ピーク検出器１８によりあるレ
ベル以上の相関が検出された場合にはパルスを発生させ
、デジタル・フェーズ・ロック・ループ（ＤＰＬＬ）１
９により平均的にフレーム間隔に同期した信号を発生さ
せる。
ングクロック１０３゜１０４により一定の間隔でＡ／Ｄ
変換され、その位相情報を用いて差動復号器１５により
シリアルビットバタンとして出力される。この出力とあ
らかじめ決められた送信シンクビットバタン１７との相
関を相関器１６で取り、ピーク検出器１８によりあるレ
ベル以上の相関が検出された場合にはパルスを発生させ
、デジタル・フェーズ・ロック・ループ（ＤＰＬＬ）１
９により平均的にフレーム間隔に同期した信号を発生さ
せる。
第２図は、第１図における相関器１６の詳細な実施例を
示す図である。ここで変調方式はたとえば差動符号化さ
れたＱＰＳＫ （ＤＱＰＳＫ）とし、１シンボルあたり
８サンプルするものとし、シンクバタンは５ビツトの固
定バタンとしたときのものである。すると１ビツトあた
り４サンプルとなるので、差動復号器からは１ビツト間
隔に４サンプルずつ出力され、この出力２０１はシフト
レジスタ２２に１サンプル間隔で入力されていく。−方
送信ビットシンクパタン２１は５ビツト固定であるので
、これとシフトレジスタ２２の４サンプルごとの計５ビ
ットについて一致・不一致判定器２３を用いて判定し、
加算器２４により相関度を計算する。
示す図である。ここで変調方式はたとえば差動符号化さ
れたＱＰＳＫ （ＤＱＰＳＫ）とし、１シンボルあたり
８サンプルするものとし、シンクバタンは５ビツトの固
定バタンとしたときのものである。すると１ビツトあた
り４サンプルとなるので、差動復号器からは１ビツト間
隔に４サンプルずつ出力され、この出力２０１はシフト
レジスタ２２に１サンプル間隔で入力されていく。−方
送信ビットシンクパタン２１は５ビツト固定であるので
、これとシフトレジスタ２２の４サンプルごとの計５ビ
ットについて一致・不一致判定器２３を用いて判定し、
加算器２４により相関度を計算する。
サンプル数を変えるときは、シフトレジスタ２２の段数
を変えれば対応可能であり、またシンクパタン２１を複
数持つときは、それぞれのバタンについて同様の構成の
相関器を持てば良い。
を変えれば対応可能であり、またシンクパタン２１を複
数持つときは、それぞれのバタンについて同様の構成の
相関器を持てば良い。
第３図は、送信データクロック（ａ）とフレーム同期信
号（ｂ）が同期している状態を示す図である。（Ｃ）は
送信タイムスロットを示しくｄ）は（Ｃ）の中のビット
シンクバタンの部分を示す。
号（ｂ）が同期している状態を示す図である。（Ｃ）は
送信タイムスロットを示しくｄ）は（Ｃ）の中のビット
シンクバタンの部分を示す。
この実施例では、１タイムスロツトが１２データビツト
で構成されており、そのうち先頭の５ビツトがシンクパ
タンとなっている。また時分割多重数は２であり、２４
データビツトで１フレームを形成している。このような
構成の場合（ｄ）のシンクパタンに同期した信号を検出
すれば、この区間を２４分割することで、データクロッ
クに同期した信号を取り出すことが可能となる。
で構成されており、そのうち先頭の５ビツトがシンクパ
タンとなっている。また時分割多重数は２であり、２４
データビツトで１フレームを形成している。このような
構成の場合（ｄ）のシンクパタンに同期した信号を検出
すれば、この区間を２４分割することで、データクロッ
クに同期した信号を取り出すことが可能となる。
第４図は本発明の第２の実施例を示す図であり、同図に
おいて、４ＯＡは第１図の構成と同一のものであり、４
０Ｂは位相比較器４１、ローパスフィルタ４２、電圧制
御発振器４３、分周器４４により逓倍器を構成している
。本構成によれば、第３図において説明したような作用
に対して、フレーム同期信号１０２からデータクロック
信号４０３を得ることができる。
おいて、４ＯＡは第１図の構成と同一のものであり、４
０Ｂは位相比較器４１、ローパスフィルタ４２、電圧制
御発振器４３、分周器４４により逓倍器を構成している
。本構成によれば、第３図において説明したような作用
に対して、フレーム同期信号１０２からデータクロック
信号４０３を得ることができる。
発明の効果
以上述べたように本発明は、時分割多重化されたディジ
タル位相変調信号を受信しフレーム同期を確立する場合
に、差動符号化された変調方式を用いることにより、マ
ルチパスフェージング等により伝送路が急激に変動する
場合においても搬送波再生を必要とせず、かつ直交検波
後の同相、直交成分の各々の波形相関を取るような複雑
な構成を用いることなく、さらには直交検波用局部発振
源周波数が入力信号周波数とそれほどかけ離れていない
場合には、差動復号後のサンプル化された復調ビットシ
リアルバタンと、送信ビットシンクバタンとの相関を取
り、これをＤＰＬＬ等を用いて平均化することで、フレ
ーム同期を確立することが可能となる。
タル位相変調信号を受信しフレーム同期を確立する場合
に、差動符号化された変調方式を用いることにより、マ
ルチパスフェージング等により伝送路が急激に変動する
場合においても搬送波再生を必要とせず、かつ直交検波
後の同相、直交成分の各々の波形相関を取るような複雑
な構成を用いることなく、さらには直交検波用局部発振
源周波数が入力信号周波数とそれほどかけ離れていない
場合には、差動復号後のサンプル化された復調ビットシ
リアルバタンと、送信ビットシンクバタンとの相関を取
り、これをＤＰＬＬ等を用いて平均化することで、フレ
ーム同期を確立することが可能となる。
また上記の構成において、送信データクロックと送信フ
レーム同期信号とが同期している場合には、フレーム同
期信号を逓倍することで、データクロックを取り出すこ
とが可能である。
レーム同期信号とが同期している場合には、フレーム同
期信号を逓倍することで、データクロックを取り出すこ
とが可能である。
第１図は本発明によるフレーム同期回路の一実施例を示
すブロック結線図、第２図は同回路の要部である相関器
の詳細ブロック結線図、第３図は同回路においてフレー
ム同期信号とデータクロック信号が同期している場合の
状態を示すタイミング図、第４図は同フレーム同期信号
からデータクロツタ信号を生成するフレーム同期回路の
他の実施例を示すブロック結線図である。 １０１・・・受信入力端子、１０２・・・フレーム同期
信号出力端子、１０３，１０４・・・サンプリングタイ
ミングクロック入力端子、１１・・・直交検波器、１２
・・・局部発振源、１３．１４・・・アナログディジタ
ル変換器、１５・・・差動復号器、１６・・・相関器、
１７・・・送信ビットシンクバタン、１８・・・相関ピ
ーク検出器、１９・・・ディジタルＰＬＬ、２０１・・
・差動復号ビット入力端子、２０２・・・相関器出力端
子、２１・・・シンクバタン用メモリ、２２・・・サン
プルデータ用シフトレジスタ、２３・・・一致、不一致
検出器、２４・・・加算器、４０３・・・データクロッ
ク出力端子、４１・・・位相比較器、４２・・・ローパ
スフィルタ、４３・・・電圧制御発振器、４４・・・分
周器。 代理人の氏名 弁理士 小蝦治 明 ほか２名口
ｊ 己 Σ ！
すブロック結線図、第２図は同回路の要部である相関器
の詳細ブロック結線図、第３図は同回路においてフレー
ム同期信号とデータクロック信号が同期している場合の
状態を示すタイミング図、第４図は同フレーム同期信号
からデータクロツタ信号を生成するフレーム同期回路の
他の実施例を示すブロック結線図である。 １０１・・・受信入力端子、１０２・・・フレーム同期
信号出力端子、１０３，１０４・・・サンプリングタイ
ミングクロック入力端子、１１・・・直交検波器、１２
・・・局部発振源、１３．１４・・・アナログディジタ
ル変換器、１５・・・差動復号器、１６・・・相関器、
１７・・・送信ビットシンクバタン、１８・・・相関ピ
ーク検出器、１９・・・ディジタルＰＬＬ、２０１・・
・差動復号ビット入力端子、２０２・・・相関器出力端
子、２１・・・シンクバタン用メモリ、２２・・・サン
プルデータ用シフトレジスタ、２３・・・一致、不一致
検出器、２４・・・加算器、４０３・・・データクロッ
ク出力端子、４１・・・位相比較器、４２・・・ローパ
スフィルタ、４３・・・電圧制御発振器、４４・・・分
周器。 代理人の氏名 弁理士 小蝦治 明 ほか２名口
ｊ 己 Σ ！
Claims (2)
- （１）差動符号化されたディジタル位相変調波が時分割
多重にて送出され、一定間隔でシンクパターンを含むよ
うな変調波を入力信号とし、その入力信号搬送波周波数
にほぼ同期した局部発振源により直交準同期検波を行う
直交準同期検波手段と、その準同期検波出力の直交、同
相成分をそれぞれ一定の間隔でサンプリングするアナロ
グ・ディジタル変換手段と、その変換出力を受けて差動
復号を行う差動復号手段と、その差動復号出力とワード
シンクパターンとの相関を取る相関手段と、その相関器
出力よりピーク検出を行い、送出フレーム間隔に同期し
た信号を出力する出力手段とを具備するフレーム同期回
路。 - （２）送信される時分割多重ディジタル位相変調信号の
フレーム間隔と送信ディジタル変調信号のデータ間隔が
同期している際に、請求項１記載のフレーム同期回路と
、そのフレーム同期回路のフレーム同期信号を逓倍し、
データクロック信号を発生させる手段とを具備すること
を特徴とするフレーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2332374A JPH04196936A (ja) | 1990-11-28 | 1990-11-28 | フレーム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2332374A JPH04196936A (ja) | 1990-11-28 | 1990-11-28 | フレーム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04196936A true JPH04196936A (ja) | 1992-07-16 |
Family
ID=18254254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2332374A Pending JPH04196936A (ja) | 1990-11-28 | 1990-11-28 | フレーム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04196936A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19955757A1 (de) * | 1999-11-19 | 2001-06-21 | Infineon Technologies Ag | Programmierbare Synchronisiereinheit für einen Signalempfänger |
-
1990
- 1990-11-28 JP JP2332374A patent/JPH04196936A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19955757A1 (de) * | 1999-11-19 | 2001-06-21 | Infineon Technologies Ag | Programmierbare Synchronisiereinheit für einen Signalempfänger |
| US8064557B1 (en) | 1999-11-19 | 2011-11-22 | Infineon Technologies Ag | Programmable synchronization unit for a signal receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5590160A (en) | Symbol and frame synchronization in both a TDMA system and a CDMA | |
| US4829543A (en) | Phase-coherent TDMA quadrature receiver for multipath fading channels | |
| US5012491A (en) | Preamable detection circuit for digital communications system | |
| US5856997A (en) | Spread spectrum receiving apparatus | |
| US4847869A (en) | Rapid reference acquisition and phase error compensation for radio transmission of data | |
| EP0622920B1 (en) | Spread spectrum receiving apparatus and method | |
| US5117441A (en) | Method and apparatus for real-time demodulation of a GMSK signal by a non-coherent receiver | |
| JP2002543674A (ja) | 周波数オフセット補正のための方法及び装置 | |
| EP0540664A4 (en) | Sawc phase-detection method and apparatus | |
| JP2002344350A (ja) | スペクトル拡散送信装置、スペクトル拡散受信装置及びスペクトル拡散通信システム | |
| EP1050116A1 (en) | System for discrete data transmission with noise-like, broadband signals | |
| EP0527249A1 (en) | Carrier recovery apparatus for digital satellite communication system | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JPH09247043A (ja) | スペクトラム拡散通信方式における受信装置 | |
| JPH09275364A (ja) | スペクトラム拡散通信用同期装置 | |
| JP2001223674A (ja) | スペクトル拡散復調器 | |
| JPH04196936A (ja) | フレーム同期回路 | |
| JP3178138B2 (ja) | フレーム同期回路及びフレーム同期方法 | |
| KR20000014912A (ko) | 결정-지향 반송파 복원 장치 | |
| JP2999368B2 (ja) | 同期装置 | |
| JP2003218969A (ja) | 復調装置 | |
| JP3693516B2 (ja) | スペクトル拡散通信機 | |
| JP3457099B2 (ja) | 並列組合せスペクトル拡散送受信システム | |
| KR100347529B1 (ko) | 무선 패킷통신용 동기식 광대역 코드분할 다중접속 수신기의 구조 | |
| JPH10290265A (ja) | 無線受信機 |