JPH04199211A - Ｃｐｕ及び制御ｌｓｉ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、中央処理装置をはじめとする情報処理機器の
各種制＃ＬＳＩに関する。

〔従来の技術〕

パーソナルコンピュータなどの情報処理機器に用いられ
ているＣ　Ｐ　Ｕ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉ
ｎｇ　Ｕｎｉｔ；中央処理装置）は、ＣＰＵ自体の動作
状態やＣＰＵ外からの情報を記憶するためのレジスタを
内蔵している。例えば、ＣＰＵが次に実行すべき命令が
格納されているメモリ番地を記憶しており、一つの命令
実行が終了する度にこれを参照して次の命・令を実行す
る。

第３図にＣＰＵの内部構成を示す。ＣＰＵＩは、上述し
たレジスタ２、演算部３、制御部４とで構成されている
。

レジスタ２は、通常、フリップフロップで構成されてい
る。第４図にレジスタの概念図を示す。

フリップフロップ７にデータを記憶するには、λカデー
タ８が確定した後にラッチクロック９を入力すれば良い
。

フリップフロップ２は、電源が供給されている期間デー
タを記憶しているが、電源供給が断たれると、記憶して
いたデータを忘却してしまう。

従って、ＣＰＵの動作中に電源を断つと、内部のレジス
タに記憶されていたデータは全て忘却されるため、電源
再投入時にＣＰＵ電源しゃ断直前の状態に戻すことは不
可能であった。

電源をしゃ断しても記憶したデータを保持し続ける装置
として、ノンボラティルＳ　ＲＡ　Ｍ　（Ｎｏｎｖ。

１ａｔｉｌｅ　５ｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅ
ｓｓ　Ｍｅｍｏｒｙ）がある。

このノンボラティルＳ　ＲＡ、　Ｍは、内部にリチウム
電池を内蔵しており、外部電源がしゃ断されると内蔵し
たリチウム電池から電源を供給し、データを保持するも
のである。なお、ノンボラティルＳＲＡＭについては、
米ダラスセミコンダクタ社が発行する「ダラスセミコン
ダクタ１．９８８−１９８９データフツ’７　Ｊ　（Ｄ
ＡＬＬＡＳ　ＳＥＭＩＣＯＮＤＵＣＴＯＲ１９８８４９
８９ＤＡＴＡＢｏｏＫ）ｐｐ１２６−１．３３に詳しく
記載されている。

〔発明が解決しようとする課題〕

上記従来技術は、レジスタの構成が最も簡単であるとい
う利点があるが、電源再投入時に、電源しゃ断直前の状
態から動作を再開するレジューム機能を実現することに
ついての考慮がなされていなかった。

本発明の目的は、電源しゃ断後も、レジスタに記憶した
データを忘却しないようにすることである。

本発明の他の目的は、情報処理機器の電源をしゃ断して
、初期状態から動作を開始したい場合には、レジスタに
記憶したデータを保持しないようにすることである。

〔課題を解決するための手段〕

上記目的は、ＣＰＵの内部にレジスタバックアップ用の
電源と電源しゃ断検出器とを内蔵し、電源しゃ断検出器
が、ＣＰＴＪへの電源供給がしゃ断されたことを検出し
た時には、内蔵のレジスタバッグアップ用電源に切換え
てレジスタに電源を供給することで達成される。

また、レジスタバックアップ用の電源の代りに、電気的
に書き込み、及び、消去可能なＲＯＭ、ＥＥ　Ｐ　ＲＯ
Ｍ　（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｅｒａｓａｂｌｅ　
Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ　０ｎｌｙ　Ｍｅ
ｍｏｌｙ）を内蔵し、電源しゃ断検出器が、ＣＰＵへの
電源供給がしゃ断されたことを検出した時には、全レジ
スタに記憶されているデータをＥＥＰＲＯＭに転送し、
記憶することで達成される。

他の目的は、電源しゃ断後もレジスタに記憶されている
データを保持するか否かをＣＰＵの外部から設定する記
憶部を設け、この記憶部の値によって保持するか否かを
決定することで達成される。

〔作用〕

ＣＰＵに内蔵した電源しゃ断検出器は、ＣＰＵに供給さ
れる電源がしゃ断されたことを検出したときには、レジ
スタに供給される電源をＣＰＵ外部の電源から内蔵のレ
ジスタバッグアップ用電源に切換える。これによって、
ＣＰＵ内部のレジスタには、常に、電源が供給されるの
で、レジスタに記憶しているデータが忘却されてしまう
ことはない。

また、ＥＥＰＲＯＭは、記憶部の物理的な構造を電気的
に変更し、でしまうので、電源供給がしゃ断されても、
常に、記憶し、たデータを保持している。従って、ＣＰ
Ｕに供給される電源がしゃ断された時のレジスタのデ・
−タをＥＥＰＲＯＭに転送しておけば、１ノジスタのデ
ータを忘却してしまうことはない。

まカー、電源しゃ断接にレジスタのデータを保持するか
否かを設定する記憶部によって、レジスタバックアップ
用電源に切換λるが否が、または、レジスタのデータを
Ｅ　Ｅ　Ｐ　ＲＯＭに転送するが否かを決定できるので
、常に、電源しゃ断面前の状態から動作を再開し７てし
まうことはない。

〔実施例〕

以下、本発明の実施例を図面を用いて説明する。

第１図において、電池５は、レジスタ２に記憶したデー
タ（以下、レジスタ値と呼ぶ）を外部電源１３のしゃ断
接も保持しておくためのものである。

スイッチ６は、レジスタ２に供給する電源を、外部電源
１３にするか電池５にするかを切換えるためのものであ
る。電源しゃ断検出部１０は、常に外部電源１３の電圧
値を監視しており、この電圧値がＯＶになったことを検
出するものである。そ（７で、外部電源１３の電圧値が
Ｏｖになったことを検出すると、セレクト信号１４を発
してスイッチ６を外部電源１３から電池５に切換える。

保持非保持設定部１１は、レジスタ２に記憶したデータ
を外部電源１３のしゃ断接も保持するか否かを決定する
ものである。どちらにするかは、ＣＰ　ｔ、Ｊ　１の外
部から設定可能である。

今、保持非保持設定部］ｌがレジスタ値を保持する側に
設定されていたとする。

ｃ　ｐ　Ｕｌに供給される外部電源■３の電圧がＯｖに
なると、電源しゃ断検出部１０がそのことを検出する。

この時、保持非保持設定部１１がレジスタ値を保持オる
側に設定されているので、中１ノクト信号１４を発しで
スイッチ６を切換え、しシスタ２に供給される電源を外
部電源１３がら電？ｔ！！ｓ〕に切換え？、、　ａ このよ’ｙ　ｌ−１，、て、ｌノジスタ２には外部電源
１３の（５や断接も電池５によって常に電源が供給され
るので、１．７Ｓ；スタ値を忘却することはない。

その後、外部電源１３が再投入されると、電源しゃ断検
出部はそれを検出し７、セレクト信号１４ζＪよってス
イッチ６を外部電源側に切換える。

しシスタ２は電源しゃ断面前のレミ２スタ値を記憶して
いるので、ＣＰ　ｔＪ　１は電源しゃ断面前の状態から
動作を再開する。

次に、保持非保持設定部１１がレジスタ値を保持しない
側に設定されていたとする。

ＣＰＵＩに供給される外部電源１３の電圧が。■になる
と、電源しゃ断検出部１０はそのことを検出するが、保
持非保持設定部１１がレジスタ値を保持し、ない側に設
定されているので、セレクト信号１４を発し５ない。従
って、スイッチ６は外部電源１３側の４まであるので、
ｌノジスタ２のレジスタ値は電源しゃ断時に、臼却され
てしまう。

その後、外部電源１３が再投入されると、ＣＰ　Ｕｌは
、初期状態から動作を開始する。

以Ｊ二述べた第一の実施例は従来のＣＰ　Ｕの内部構成
との共通部分、すなオ）も、演算部３、制御部４、レジ
スタ２はそのままで良く、レジスタ２の電源供給部分に
ついての変更を加えるのみである、。

したがって、従来のＣＰ　ＴＪに容易に本発明を採用す
ることができる。

第２図に本発明の第二の実施例を示す。

第２図において、ＥＥＰＲＯＭ１２は、電気的に書き込
み及び消去可能な不揮発性メ干りである。

従って、記憶したデータは、電源をしゃ断し２ても忘却
しない。

今、保持非保持設定部１１が１ノジスタ２のレジスタ値
を保持する側に設定されでいるとする。

外部電源１３の電圧値が０■になると、電源しゃ断検出
部１０がそれを検出する。保持非保持設定部１１は、レ
ジスタ値を保持する側に設定されているので、電源しゃ
断検出部１０は書き込み信号１５をＥＥＰＲＯＭに対し
て発する。書き込み信号１５を受は取ったＥＥＰＲＯＭ
Ｌ２は、レジスタ２のレジスタ値を全て記憶する。

このように、レジスタ２のレジスタ値はＥＥＰＲＯＭ１
２に記憶されるので、レジスタ２への電源供給が断たれ
ても電源しゃ断直前のレジスタ値を記憶しておくことが
できる。

その後、外部電源１３が再投入されると、電源しゃ断検
出部１０がそれを検出してレジスタラッチ信号１６をレ
ジスタ２に発し、電源しゃ断直前にＥＥＰＲＯＭ１２に
記憶したレジスタ値をレジスタ２に転送する。

このようにしてＣＰＵＩは、電源しゃ断直前の状態から
動作を再開することができる。

次に、保持非保持設定部１１がレジスタ値を保持しない
側に設定されていた場合について説明する。

電源しゃ断検出部１０は、外部電源１３の電圧値がＯｖ
になったことを検出してもＥＥＰＲＯＭ１２に書き込み
信号１５を発しない。従ってレジスタ２のレジスタ値は
ＥＥＰＲＯＭ１２に記憶されない。さらに、電源を再投
入してもレジスタラッチ信号１６′も発しないので、レ
ジスタ２にはＥＥＰＲＯＭ１２が記憶しているデータは
転送されない。従ってＣＰＵＩは初期状態から動作を開
始する。

第二の実施例によれば、ＥＥＰＲＯＭ１２はＣＰＵ１の
ような集積回路内に容易に構成することができるので、
本発明を用いたＣＰＵを容易に製作できる。

なお本発明は、以上述べた実施例にとどまるものではな
い。ＣＰＵに必らず情報処理機器を構成する各種制御Ｌ
　Ｓ　Ｉ　（Ｌａｒｇｅ　５ｃａｌｅ　Ｉｎｔｅｇｒａ
ｔｉｏｎ）、例えば、Ｄ　Ｍ　Ａ　（Ｄｉｒｅｃｔ　Ｍ
ｅｍｏｌｙ　Ａｃｃｅｓｓ）　：］　”／トローラ、メ
モリコントローラ、表示コントローラ等何でも良い。

〔発明の効果〕

本発明やこよれば、ＣＰＵあるいは各種制御ＬＳＩ自体
が電源しゃ断直前の内部のレジスタ値を保持しているの
で、情報処理機器の動作を電源しゃ断直前の状態から再
開させることができるレジューム機能を実現するにあた
って、特別なプログラムや機構を必要としない。

また、レジスタ値を保持させないことも可能であるので
、情報処理機器を初期状態から動作させることも可能で
ある。

【図面の簡単な説明】

第１図は本発明の第一の実施例のブロック図、第２図は
本発明の第二の実施例のブロック図、第３図は従来例の
ブロック図、第４図はレジスタの説明図である。 ２・・・レジスタ　　　　５・・・電池６・・・スイッ
チ　　　　１０・・・電源しゃ断検出部１１・・・保持
非保持設定部 １２・・・ＥＥＰＲＯＭ　　　１４・・・セレクト信号
１５・・・書き込み信号　　１６・・・レジスタラッチ
信号代理人　弁理士　　小　川　勝　男 第　１　司 ｔ　　２　回 扇　３　図

Claims (1)

1. 【特許請求の範囲】 １、情報処理機器の中央処理装置であつて、外部から供
   給される電源以外に、内部に電源を持ち、前記中央処理
   装置の内部の一時記憶部が記憶するデータを前記外部か
   ら供給される電源がしゃ断された後もデータを保持する
   か否かを設定可能な設定部と、前記外部から供給される
   電源がしゃ断されたことを検出する検出部と、前記一時
   記憶部に供給する電源を前記外部からの電源か、前記内
   部電源かを切換える切換手段とを持ち、前記設定部が前
   記データを保持する側に設定されている時に外部から供
   給されている電源がしゃ断された場合には前記一時記憶
   部に供給する電源を前記内部の電源に切換えて前記デー
   タを保持し、また前記設定部が前記データを保持しない
   側に設定されている時は前記切換手段を切換えず、前記
   データを保持しないことを特徴とする前記中央処理装置
   。 ２、情報処理機器の中央処理装置であって、前記中央処
   理装置内部の一時記憶部の他に、不揮発性の記憶部と、
   外部からの電源がしゃ断された後も前記一時記憶部に記
   憶しているデータを保持するか否かを設定可能な設定部
   と、外部からの電源がしゃ断されたことを検出する検出
   部とを持ち、前記設定部が保持する側に設定されている
   場合に前記検出部が電源しゃ断を検出した時は前記一時
   記憶部が記憶しているデータを前記不揮発性の記憶部に
   転送して保持し、前記設定部が保持しない側に設定され
   ている場合に前記検出部が電源しゃ断を検出した時は前
   記一時記憶部が記憶しているデータを前記不揮発性の記
   憶部に転送しないことを特徴とする前記中央処理装置。 ３、請求項１に記載の特徴を持つ情報処理機器の制御Ｌ
   ＳＩ。 ４、請求項２に記載の特徴を持つ情報処理機器の制御Ｌ
   ＳＩ。 ５．請求項１または２に記載の中央処理装置を持つ情報
   処理機器。 ６、請求項３または４に記載の制御ＬＳＩを持つ情報処
   理装置。